сумматор по модулю пять
Классы МПК: | G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями |
Автор(ы): | Супрун В.П., Божко И.В. |
Патентообладатель(и): | Белорусский государственный университет |
Приоритеты: |
подача заявки:
1992-03-27 публикация патента:
30.04.1994 |
Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации. Сумматор по модулю пять содержит три элемента ЗАПРЕТ, пять элементов И, элемент ИЛИ, мажоритарный элемент с порогом три, три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, шесть входов и три выхода. Сложность сумматора по числу входов логических элементов равна 48, а быстродействие, определяемое глубиной схемы, равно 2
, где t - задержка на вентиль. На выходы поступают двоичные переменные X1, Y1, X2, Y2, X3, Y3 , представляющие собой первые, вторые и третьи разряды суммируемых операндов X и Y соответственно, на выходах реализуются логические функции Z1, Z2, Z3 , где Z1 - первый разряд, Z2 - второй разряд, Z3 - третий разряд операнда Z и Z = X + Y (mod 5). 1 ил.
Рисунок 1

Формула изобретения
СУММАТОР ПО МОДУЛЮ ПЯТЬ, содержащий три элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, три элемента ЗАПРЕТ, элемент ИЛИ и пять элементов И, первые входы первого и второго из которых соединены соответственно с входами первого и второго разрядов первого слагаемого, а вторые входы соединены соответственно с входами первого и второго разрядов второго слагаемого, отличающийся тем, что он содержит мажоритарный элемент с порогом три, причем вход первого разряда первого слагаемого соединен с первым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первыми входами запрета первого и второго элементов ЗАПРЕТ, первыми входами третьего и четвертого элементов И и первым входом мажоритарного элемента, вход первого разряда второго слагаемого соединен с вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, вторым входом запрета первого элемента ЗАПРЕТ, первым входом запрета третьего элемента ЗАПРЕТ, первым входом пятого элемента И и вторыми входами четвертого элемента И и мажоритарного элемента, вход второго разряда первого слагаемого соединен с первым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, первым прямым входом первого элемента ЗАПРЕТ, вторым входом запрета второго элемента ЗАПРЕТ и третьими входами четвертого элемента И и мажоритарного элемента, вход второго рязряда второго слагаемого соединен с вторым входом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, вторым прямым входом первого элемента ЗАПРЕТ, вторым входом запрета третьего элемента ЗАПРЕТ и четвертыми входами четвертого элемента И и мажоритарного элемента, вход третьего разряда первого слагаемого соединен с первым прямым входом третьего элемента ЗАПРЕТ, вторым входом пятого элемента И и первым входом элемента ИЛИ, вход третьего разряда второго слагаемого соединен с первым прямым входом второго элемента ЗАПРЕТ, вторым входом третьего элемента И и вторым входом элемента ИЛИ, выход которого соединен с третьими входами первого и второго элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выходы первого, второго и третьего элементов ЗАПРЕТ соединены соответственно с четвертым, пятым и шестым входами первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, седьмой вход которого соединен с выходом второго элемента И и первым входом третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй и третий входы которого соединены соответственно с выходами второго и третьего элементов ЗАПРЕТ, а четвертый вход соединен с выходом мажоритарного элемента, четвертый и пятый входы второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены соответственно с выходами второго и третьего элементов ЗАПРЕТ, а шестой, седьмой, восьмой и девятый входы соединены соответственно с выходами первого, третьего, четвертого и пятого элементов И, выходы первого, второго и третьего элементов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединены соответственно с первым, вторым и третьим разрядными выходами сумматора.Описание изобретения к патенту
Изобретение относится к вычислительной технике и автоматике и может быть использовано для построения систем передачи и переработки дискретной информации. Известен сумматор по модулю пять, содержащий пятнадцать элементов И, восемь элементом ИЛИ, один элемент И-НЕ, три элемента ИЛИ-НЕ, один элемент ЗАПРЕТ, шесть входов и три выхода [1] . Недостатком сумматора по модулю пять является низкое быстродействие, определяемое глубиной схемы и равное 5


На входы 14,15 подаются значения младших разрядов x1, y1 операндов X и Y соответственно на входы 16,17 - значения средних разрядов x2, y2операндов X и Y соответственно на входы 18, 19 - значения старших разрядов x3, y3 операндов X и Y соответственно на выходе 20 реализуется младший разряд z1, на выходе 21 - средний разряд z2, а на выходе 22 - старший разряд z3 операнда Z, где Z = X + Y (mod5). Логические функции z1, z2 и z3 реализуются сумматором согласно следующим аналогическим выражениям:
z1= x1











z2= (x3












z3= x2y2








Класс G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями