способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0, +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики)

Классы МПК:	G06F7/50 для сложения; для вычитания G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями
Патентообладатель(и):	Петренко Лев Петрович (UA)
Приоритеты:	подача заявки: 2010-05-25 публикация патента: 20.09.2011

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур над входными условно отрицательными аргументами аналоговых сигналов «-»[n_i]f(2ⁿ ) и преобразовании их в позиционно-знаковую структуру аргументов «±»[n_i]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1) «дополнительный код» с применением арифметических аксиом троичной системы счисления f(+1,0,-1) для последующего суммирования с другими аргументами аналоговых сигналов слагаемых в позиционном формате. Техническим результатом является повышение быстродействия функциональной структуры преобразователя за счет сокращения технологического цикла формирования результирующей позиционно-знаковой структуры аргументов «±»[n_i]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1). 2 н.п. ф-лы.

Формула изобретения

1. Способ преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[n_i]f(2ⁿ) в структуру аргументов «±»[n_i ]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1) позиционно-знакового формата «дополнительный код» с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (Русская логика), в соотвествии с которым выполняют одновременный логический анализ активности аргументов аналогового сигнала входной структуры аргументов «-»[n_i ]f(2ⁿ), после чего выполняют преобразование активного уровня входных аргументов в неактивный уровень аналогового сигнала, отличающийся тем, что изменение уровня аналогового сигнала аргумента в каждом условно «i» разряде выполняют только с учетом активного результирующего аргумента функциональной структуры f_i( способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/8592.gif" BORDER="0" ALIGN="absmiddle"> «+1/-1»), посредством которой выполняют анализ и активизацию неактивного аргумента входной структуры «-»[n_i]f(2ⁿ) в активные положительный и условно отрицательный аргументы в соответствии с арифметической аксиомой «0» способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429004/8594.gif" BORDER="0" ALIGN="absmiddle"> «+1/-1» и формируют промежуточную структуру аргументов аналоговых сигналов - [n_i]f(2ⁿ )&«+1/-1», при этом результирующий аргумент функциональной структуры f_i( способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/8592.gif" BORDER="0" ALIGN="absmiddle"> «+1/-1») активизируют в каждом условно «i» разряде только в том случае, если в предыдущих младших разрядах входной структуры «-»[n_i]f(2ⁿ ) активен хотя бы один условно отрицательный аргумент, после чего выполняют логическое дифференцирование -d/dn аргументов промежуточной структуры - [n_i]f(2ⁿ)&«+1/-1» с формированием условно отрицательного аргумента -f( способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/8592.gif" BORDER="0" ALIGN="absmiddle"> )_d/dn в старшем знаковом разряде и положительного аргумента в младшем разряде, которые объединяют с положительными активными аргументами функциональной структуры f_i( способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/8592.gif" BORDER="0" ALIGN="absmiddle"> «+1/-1») в результирующей позиционно-знаковой структуре ±[n_i]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1) в соответствии с логико-динамическим процессом преобразования аргументов аналоговых сигналов вида

способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/2429523-101-s.jpg" BORDER="0">

2. Способ преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[n_i]f(2ⁿ) в структуру аргументов «±»[n_i]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1) позиционно-знакового формата «дополнительный код» с применением арифметических аксиом троичной системы счисления f(+1,0,-1), в соотвествии с которым выполняют одновременный логический анализ активности аргументов аналогового сигнала входной структуры аргументов «-»[n_i]f(2ⁿ), после чего выполняют изменение уровней входных аргументов, отличающийся тем, что изменение уровня аналогового сигнала аргумента в преобразованной структуре «±»[n_i]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1) условно «i» разряда выполняют только для структуры аргументов f_i( способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/8592.gif" BORDER="0" ALIGN="absmiddle"> «+1 способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/8592.gif" BORDER="0" ALIGN="absmiddle"> 0,-1»), в которой хотя бы в одном предыдущем младшем разряде входной структуры «-»[n_i]f(2ⁿ) активен хотя бы один условно отрицательный аргумент аналогового сигнала, одновременно с этой процедурой выполняют преобразование активного условно отрицательного аргумента младшего разряда в положительный результирующий аргумент +f( способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429362/8593.gif" BORDER="0" ALIGN="absmiddle"> )_d/dn путем логического дифференцирования -d/dn, который включают в результирующую структуру аргументов «±»[n_i]f(-1+1,0, способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429001/8230.gif" BORDER="0" ALIGN="absmiddle"> +1) в соответствии с логико-динамическим процессом преобразования аргументов аналоговых сигналов вида

способ логико-динамического процесса преобразования позиционных условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) в позиционно-знаковую структуру аргументов «±»[ni]f(-1+1,0,<img src= +1) "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики), патент № 2429523" SRC="/images/patents/31/2429523/2429523-102-s.jpg" BORDER="0">

Описание изобретения к патенту

Класс G06F7/50 для сложения; для вычитания

функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2524562 (27.07.2014)
одноразрядный полный сумматор с многозначным внутренним представлением сигналов - патент 2504074 (10.01.2014)

накапливающий сумматор по модулю - патент 2500017 (27.11.2013)
способ организации вычислений суммы n m-разрядных чисел - патент 2491612 (27.08.2013)
однородная вычислительная среда для конвейерных вычислений суммы m n-разрядных чисел - патент 2486576 (27.06.2013)
функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2smin+1)f(2n) "уровня 2" и (1smin+1)f(2n) "уровня 1" сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2484518 (10.06.2013)
функциональная вторая входная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики) - патент 2480816 (27.04.2013)
функциональная первая входная структура условно "j" разряда сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики) - патент 2480815 (27.04.2013)
функциональная выходная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для промежуточных аргументов слагаемых (2sj)2 d1/dn "уровня 2" и (1sj)2 d1/dn "уровня 1" второго слагаемого и промежуточных аргументов (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого формата "дополнительный код ru" с формированием результирующих аргументов суммы (2sj)f(2n) "уровня 2" и (1sj)f(2n) "уровня 1" в том же формате (варианты русской логики) - патент 2480814 (27.04.2013)
полный сумматор - патент 2475811 (20.02.2013)

Класс G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями

параллельный сумматор-вычитатель в троичной системе счисления на нейронах - патент 2453900 (20.06.2012)
компьютерная система для хранения бесконечных, бесконечно малых и конечных величин и выполнения с ними арифметических операций - патент 2395111 (20.07.2010)
способ сложения чисел в коде "1 из 4" и сумматор в этом коде - патент 2251143 (27.04.2005)
способ обработки данных - патент 2250488 (20.04.2005)
устройство для сложения n чисел по модулю p - патент 2220441 (27.12.2003)
арифметическое устройство по модулю - патент 2157560 (10.10.2000)
устройство для сложения и вычитания чисел по модулю - патент 2156998 (27.09.2000)
устройство для умножения по модулю семь - патент 2149442 (20.05.2000)
устройство умножения - патент 2148270 (27.04.2000)
устройство для сложения и вычитания чисел по модулю - патент 2145112 (27.01.2000)