Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: ...для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями – G06F 7/49

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и производительных цифровых устройств суммирования вычитания чисел в троичной системе счисления в прямых кодах. Техническим результатом является снижение аппаратных затрат, упрощение комбинационной схемы, упрощение алгоритма работы устройства. Устройство содержит блок ввода и шифрации чисел, блок суммирования, блок регистра первого числа, блок регистра второго числа, блок регистра результата, блок управления. 18 ил., 10 табл.

СПОСОБ ЛОГИКО-ДИНАМИЧЕСКОГО ПРОЦЕССА ПРЕОБРАЗОВАНИЯ ПОЗИЦИОННЫХ УСЛОВНО ОТРИЦАТЕЛЬНЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ «-»[ni]f(2n) В ПОЗИЦИОННО-ЗНАКОВУЮ СТРУКТУРУ АРГУМЕНТОВ «±»[ni]f(-1+1,0, +1) "ДОПОЛНИТЕЛЬНЫЙ КОД" С ПРИМЕНЕНИЕМ АРИФМЕТИЧЕСКИХ АКСИОМ ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) (ВАРИАНТЫ РУССКОЙ ЛОГИКИ)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур над входными условно отрицательными аргументами аналоговых сигналов «-»[n_i]f(2ⁿ ) и преобразовании их в позиционно-знаковую структуру аргументов «±»[n_i]f(-1+1,0, +1) «дополнительный код» с применением арифметических аксиом троичной системы счисления f(+1,0,-1) для последующего суммирования с другими аргументами аналоговых сигналов слагаемых в позиционном формате. Техническим результатом является повышение быстродействия функциональной структуры преобразователя за счет сокращения технологического цикла формирования результирующей позиционно-знаковой структуры аргументов «±»[n _i]f(-1+1,0, +1). 2 н.п. ф-лы.

Изобретение относится к вычислительным системам, которые осуществляют арифметические операции с конечными числами. Техническим результатом изобретения является обеспечение арифметических операций не только с конечными числами, но и с бесконечно большими и бесконечно малыми числами. Технический результат достигается благодаря тому, что компьютерная система выполняет арифметические операции с бесконечно большими и (или) бесконечно малыми числами, имеющими форму , где означает бесконечное число, которое выбрано в качестве основания системы записи и значение которого в арифметических операциях определено по соглашению и установлено в виде числа элементов заранее заданного бесконечного множества, и k_i означают, соответственно, гроссцифру и гроссстепепень компонента бесконечно большого, конечного или бесконечно малого числа. 2 н. и 4 з.п. ф-лы, 1 ил.

Предложенный способ сложения чисел в коде “1 из 4” и сумматор в коде “1 из 4” относятся к вычислительной технике и может быть использован для построения вычислительных систем с повышенной достоверностью получения результатов. Технический результат, достигаемый при осуществлении изобретения, заключается во введении сигналов установки и управляющих сигналов, сигналов данных операндов слагаемых в коде “1 из 4”, проверке сигналов данных результата сложения на соответствие коду “1 из 4” и при несоответствии выдаче сигнала ошибки, при этом сигналы каждого соответствующего четверичного разряда операндов первого и второго слагаемых в коде “1 из 4” и сигнал переполнения из предыдущего четверичного разряда вводят в блок кольцевого сдвига, в каждом четверичном разряде первого слагаемого осуществляют сдвиг на количество разрядов, соответствующих коду соответствующего четверичного разряда второго слагаемого, при активном сигнале переноса из предыдущего четверичного разряда проводят еще один сдвиг в соответствующем четверичном разряде операнда первого слагаемого, в случае переноса единицы из старшего разряда в младший в каждом четверичном разряде, кроме старшего четверичного разряда, выдают сигнал переноса в следующий четверичный разряд, при возникновении сигнала переноса из старшего четверичного разряда выдают сигнал переполнения. 2 з.п. ф-лы, 4 ил.

Предложенный способ обработки данных относится к вычислительной технике и может быть использован для построения вычислительных систем с повышенной достоверностью получения результатов. Технический результат заключается в повышении достоверности получения результатов с возможностью поразрядного контроля и равномерного распределения энергии по разрядам в процессе работы, что особенно важно при реализации аппаратуры системы в виде СБИС. Заявляемый технический результат достигается за счет того, что сигналы каждых двух разрядов кода введенных данных преобразуют в код “1 из 4”, выполняют вычисления в коде “1 из 4” в соответствии с кодом операции, запоминают сигналы результатов в коде “1 из 4”, вводят запомненные сигналы в устройство контроля кода “1 из 4” и при несовпадении с кодом “1 из 4” выдают сигнал ошибки и блокируют выдачу результата обработки. 1 ил.