Программируемые постоянные запоминающие устройства со стираемой информацией: ..вспомогательные схемы, например, для записи в запоминающее устройство – G11C 16/06

МПКРаздел GG11G11CG11C 16/00G11C 16/06
Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 16/00 Программируемые постоянные запоминающие устройства со стираемой информацией
G11C 16/06 ..вспомогательные схемы, например, для записи в запоминающее устройство

Патенты в данной категории

ИНТЕГРАЛЬНАЯ МИКРОСХЕМА РАДИОЧАСТОТНОГО ИДЕНТИФИКАТОРА

Изобретение относится к интегральным микросхемам радиочастотных идентификационных устройств. Техническим результатом является обеспечение уменьшения размеров кристалла интегральной микросхемы радиочастотного идентификатора, а также возможности записи индивидуального кода в блок элементов памяти постоянного запоминающего устройства. Устройство содержит вывод контактной площадки (1), связанный с управляющими затворами МОП-транзисторов с плавающим затвором запоминающих элементов (13), с истоками диодно-включенных n-канальных транзисторов (9 и 10), р-канального МОП транзистора (4), сток которого связан со стоком диодно-включенного n-канального транзистора (5), исток которого связан со стоком транзистора (13), со входом модулятора (20) и со стоком диодно-включенного n-канального транзистора (6), исток которого и затвор транзистора (4) подключены к шине положительного питания (+Еп) (19). Выводы контактных площадок (2 и 3) подключены к резонансному антенному контуру. Вывод (2) связан со стоками транзисторов (7), (9), (11) и затвором транзистора (8), вывод (3) связан со стоками транзисторов (8), (10), (12) и затвором транзистора (7). Стоки транзисторов (11 и 12) подключены к шине положительного питания (+Еп) (19). Истоки транзисторов (13) связаны со стоками адресных n-канальных МОП-транзисторов (14), истоки которых связаны со стоками адресных n-канальных МОП-транзисторов (15), истоки которых и стоки транзисторов (7) и (8) подключены к шине земли ( ) (18). Затворы транзисторов (14) и (15) подключены к выходам дешифраторов строк (16) и столбцов (17) соответственно. 1 ил.

2465645
патент выдан:
опубликован: 27.10.2012
СПОСОБ И УСТРОЙСТВО ДЛЯ ЗАПИСИ ВЫСОКОСКОРОСТНЫХ ВХОДНЫХ ДАННЫХ В МАТРИЦУ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

Изобретение относится к средствам записи в запоминающие устройства. Техническим результатом является обеспечение адаптации режимов записи в зависимости от выявленных дефектов записи. Для хранения потоковых HD видеоданных используют системы на основе флэш-памяти. Физический доступ к устройствам флэш-памяти осуществляют в странично-ориентированном режиме. При этом входные данные записывают в режиме мультиплексирования в матрицу множественных флэш-устройств. Осуществляют обработку списка, и дефектные страницы блоков флэш-памяти единичных флэш-устройств адресуют в архитектуре матрицы. При записи в последовательном режиме, содержание данных для текущей страницы флэш-устройства всех флэш-устройств матрицы копируют в соответствующую область памяти в дополнительном буфере памяти. После того как текущая серия страниц записана без ошибок во флэш-устройства, соответствующую область памяти в дополнительном буфере памяти перезаписывают данными следующей страницы. В случае возникновения ошибки в текущей странице в одном или нескольких флэш-устройствах, содержание этих текущих страниц сохраняют в дополнительном буфере памяти. 2 н. и 12 з.п. ф-лы, 7 ил.

2417461
патент выдан:
опубликован: 27.04.2011
ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к полупроводниковым запоминающим устройствам с последовательным доступом, в частности к способу управления записью данных в указанное запоминающее устройство. Техническим результатом является защита полупроводникового запоминающего устройства от записи в него входных данных, которые не удовлетворяют конкретным требованиям для данных. В том случае когда значение входных данных для записи больше значения существующих данных в матрице памяти, полупроводниковое запоминающее устройство разрешает записывать входные данные для записи в матрицу памяти. Котроллер считывания считывает существующие данные из матрицы памяти и сравнивает их с данными для записи, зафиксированными в 8-разрядном регистре-защелке. В том случае когда значение данных для записи больше значения существующих данных, контроллер приращения выдает сигнал WEN1 разрешения записи в контроллер записи/считывания и выполняет запись данных для записи, зафиксированных в 8-разрядном регистре-защелке, в матрицу памяти. 18 н. и 12 з.п. ф-лы, 15 ил.

2391722
патент выдан:
опубликован: 10.06.2010
СПОСОБ И УСТРОЙСТВО СТИРАНИЯ ЗАПИСАННОЙ ИНФОРМАЦИИ (ВАРИАНТЫ)

Способ стирания записанной на микросхеме с неоднородным полупроводниковым носителем информации с энергонезависимой памятью состоит в том, что на микросхему и управляющий затвор кратковременно подают номинальные напряжения питания. В это время в проводниках микросхемы, размещенных на ее подложке, возбуждают токи Фуко интенсивностью не менее 60 мА с помощью облучения проводников микросхемы двумя ортогональными переменными синусоидальными магнитными полями. Облучение производят с помощью трех дросселей магнитными полями под острыми углами с двух сторон перпендикуляра к подложке. В плоскости, лежащей перпендикулярно направлению распространения магнитного поля, изменяют направление его вектора от 90° до 270° с частотой первого магнитного поля , со значением не менее 6,28 рад·кГц и интенсивностью, достаточной для возбуждения в проводниках микросхемы токов Фуко со значением не менее 20 мА. В плоскости, лежащей перпендикулярно направлению распространения второго магнитного поля, изменяют направление его вектора от 180° до 360° с частотой второго магнитного поля, значения которой лежат в пределах от 2 до 4 . Значение амплитуды второго магнитного поля более чем в два раза превышает значение амплитуды первого магнитного поля. Вторым магнитным полем начинают производить облучение через четверть периода частоты после начала облучения первым магнитным полем. Длительность облучения должна быть не менее длительности включения номинального напряжения питания микросхемы. В четвертый цилиндрический дроссель помещается носитель. Поперечные размеры полости дросселя больше поперечных размеров подложки с записанной информацией. Дроссель расположен внутри третьего цилиндрического дросселя соосно. Первый и второй кольцевые дроссели распложены соосно с противоположных боковых сторон третьего дросселя и так, что продольная ось первого и второго дросселей ортогональна продольной оси третьего и четвертого дросселей и эти оси пересекаются в середине третьего дросселя. Технический результат заключается в улучшении надежности стирания информации без возможности ее восстановления, сокращении времени стирания, снижении энергопотребления. 3 н. и 3 з.п. ф-лы, 9 ил.

2323491
патент выдан:
опубликован: 27.04.2008
СПОСОБ И УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ СОДЕРЖИМОГО ЗАПОМИНАЮЩИХ УСТРОЙСТВ БЛОКОВ УПРАВЛЕНИЯ

Изобретение относится к способу изменения и/или записи для перепрограммирования данных и/или программ по меньшей мере в одном запоминающем устройстве вычислительной системы и к вычислительной системе для осуществления указанного способа. Техническим результатом является устойчивость блоков управления запоминающих устройств к любым помехам, в частности, к сбоям. Каждый из вариантов вычислительных систем, в частности блок управления рабочими процессами в транспортном средстве, содержит два запоминающих устройства, внутрисистемную шину, центральный процессор, блок ввода-вывода, ПЗУ, блок самозагрузки, флэш-память. Способы описывают работу каждого из вариантов указанных систем. 6 н. и 40 з.п. ф-лы, 7 ил.

2248627
патент выдан:
опубликован: 20.03.2005
СХЕМА ДЛЯ ГЕНЕРАЦИИ ОТРИЦАТЕЛЬНЫХ НАПРЯЖЕНИЙ

Схема для генерации отрицательных напряжений с первым транзистором (Тх2), первый вывод которого соединен с входным выводом (Е), а второй вывод которого соединен с выходным выводом (А) схемы и вывод затвора которого через первый конденсатор (Сb2) соединен с первым выводом тактового сигнала, со вторым транзистором (Ту2), первый вывод которого соединен с выводом затвора Тх2, второй вывод которого соединен со вторым выводом Тх2 и вывод затвора которого соединен с первым выводом Тх2 и со вторым конденсатором Ср2, первый вывод которого соединен со вторым выводом Тх2 и второй вывод которого соединен со вторым выводом тактового сигнала, и причем Тх2, Ту2 являются МОП-транзисторами, выполненными в технике тройного кармана. Первый вывод третьего транзистора (Tz2) соединен со вторым выводом Тх2, второй вывод Tz2 соединен с карманом/карманами (Kw), содержащими транзисторы Тх2, Ту2, Tz2, и вывод затвора Tz2 соединен с первым выводом Тх2. Технический результат: повышение эффективности за счет уменьшения токов утечки. 3 с. и 3 з.п. ф-лы, 6 ил.
2189686
патент выдан:
опубликован: 20.09.2002
ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к полупроводниковым запоминающим устройствам. Техническим результатом является уменьшение потребления мощности, малые поперечные токи, чистота уровней напряжения. Устройство содержит множество запоминающих ячеек, схему селекции, схему управления, контур накачки. 19 з.п. ф-лы, 10 ил.
2182376
патент выдан:
опубликован: 10.05.2002
СПОСОБ ЗАПИСИ ДАННЫХ В ЭНЕРГОНЕЗАВИСИМОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, СПОСОБ ИСПОЛЬЗОВАНИЯ УСТРОЙСТВА НА ИНТЕГРАЛЬНЫХ СХЕМАХ, УСТРОЙСТВО НА ИНТЕГРАЛЬНЫХ СХЕМАХ

Изобретение касается записи информации в энергонезависимое запоминающее устройство. Технический результат изобретения заключается в способе записи данных в энергонезависимое запоминающее устройство типа электрически стираемого программируемого постоянного запоминающего устройства (ЭСППЗУ) в кредитной карточке с встроенной микроЭВМ, обеспечивающем область состояния записи в ЭСППЗУ, которая проверяется при каждом восстановлении кредитной карточки. Если предшествующая операция ввода была безуспешной, возможно, из-за умышленного манипулирования карточкой, выполняется процедура восстановления. Если восстановление проведено успешно, можно прогонять прикладную задачу карточки. В противном случае карточка является непригодной. 10 з.п.ф-лы, 6 ил.
2146399
патент выдан:
опубликован: 10.03.2000
СПОСОБ ПОЛНОГО ПЕРЕПРОГРАММИРОВАНИЯ СТИРАЕМОЙ ЭНЕРГОНЕЗАВИСИМОЙ ПАМЯТИ

Изобретение относится к способу полного перепрограммирования стираемой энергонезависимой памяти блока управления. Блок управления содержит по меньшей мере один центральный процессор, энергозависимую память, стираемую энергонезависимую память и схемы ввода/вывода. Программируемые данные передают к блоку управления от внешнего электронного устройства, например персонального компьютера. Блок управления программирует полученные данные в стираемую энергонезависимую память. При осуществлении способа стираемую энергонезависимую память разделяют на две отдельно стираемые и программируемые области. Перед началом процесса программирования стираемой энергонезависимой памяти программный модуль записывают в одну из отдельно стираемых и программируемых областей. Программирование одной из обеих областей происходит только тогда, когда программный модуль записан в другую из двух отдельно стираемых и программируемых областей. Технический результат изобретения заключается в том, что оно позволяет вносить дополнительные изменения в программный модуль, записанный в стираемую энергонезависимую недорогую память. 2 с. и 9 з.п.ф-лы, 3 ил.
2142168
патент выдан:
опубликован: 27.11.1999
МОП-УСТРОЙСТВО ВКЛЮЧЕНИЯ ВЫСОКИХ НАПРЯЖЕНИЙ НА ПОЛУПРОВОДНИКОВОЙ ИНТЕГРАЛЬНОЙ СХЕМЕ

Для включения высокого отрицательного напряжения (-Vpp), например, в качестве программирующего напряжения на линии слов флеш-накопителя (Flash) указаны два варианта устройств, которые выполнены только на транзисторах того же типа проводимости, что и подложка. Технический результат: за счет этого можно отказаться от глубоких изолированных ванн, которые требуют специальной технологии. 2 с. и 4 з.п. ф-лы, 3 ил.
2137294
патент выдан:
опубликован: 10.09.1999
Наверх