Способы и устройства, специально предназначенные для изготовления или обработки полупроводниковых приборов или приборов на твердом теле или их частей: ...с применением межсоединений, используемых для пропускания тока между отдельными компонентами внутри прибора – H01L 21/768

Изобретение относится к технологии изготовления сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений. Способ формирования многоуровневых медных межсоединений СБИС по процессу двойного Дамасцена через двухслойную жесткую маску включает нанесение слоя изолирующего диэлектрика на пластину, в теле которого будут формироваться проводники многоуровневой металлизации интегральной схемы, нанесение поверх изолирующего диэлектрика нижнего слоя двухслойной жесткой маски двуокиси кремния и верхнего слоя двухслойной жесткой маски, формирование на верхнем слое двухслойной жесткой маски топологической маски из резиста, травление верхнего слоя двухслойной жесткой маски по топологической маске из резиста, удаление остаточного резиста с поверхности топологического рисунка, сформированного в верхнем слое двухслойной жесткой маски, травление нижнего слоя двухслойной жесткой маски двуокиси кремния по топологическому рисунку верхнего слоя двухслойной жесткой маски, вытравливание траншей и переходных контактных окон в слое изолирующего диэлектрика по топологическому рисунку в двухслойной жесткой маске, заполнение сформированных траншей и переходных контактных окон слоем металлизации и удаление избыточного объема нанесенного металла с поверхности пластин, при этом в качестве материала верхнего слоя жесткой маски используют слой вольфрама. Изобретение обеспечивает повышение надежности и увеличение процента выхода годных изделий. 1 з.п.ф-лы, 10 ил.

Изобретение относится к микроэлектронике. Проблемы медной металлизации при уменьшении нормы проектирования: высокая дефектность структуры медных проводников и электромиграция по границе меди с окружающими диэлектриками; быстрое повышение удельного сопротивления при уменьшении ширины проводников; значительное повышение внутриуровневой емкости предлагается решить в способе изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной, используя локальное электрохимическое осаждение меди, прикладывая электрический потенциал к зародышевому слою, открытому для осаждения на дне канавки, сформированной во вспомогательном слое. Пористый диэлектрик формируется между заранее изготовленными медными горизонтальными проводниками с расположенным на их поверхности плотным диэлектриком с низким К, в который встроены вертикальные медные проводники. В предлагаемом маршруте появляется возможность создавать столбчатую структуру в медных проводниках уже на этапе их электрохимического осаждения, увеличить площадь вертикального проводника и исключить необходимость в травлении канавок и вертикальных отверстий в пористом диэлектрике. 13 з.п. ф-лы, 15 ил., 1 табл.

Изобретение относится к подложке схемы, дисплейной панели и дисплейному устройству. Заявленная подложка схемы имеет подложку, поверх которой располагаются по порядку межсоединение, изолирующая пленка и внешний соединительный контактный вывод. Подложка схемы содержит анизотропную проводящую пленку, имеющую проводящие частицы на внешнем соединительном контактном выводе; и внешний соединительный контактный вывод подключается к межсоединению, по меньшей мере, через одно контактное окно, сформированное в изолирующей пленке, причем длина от одного края до другого края, при виде сверху, области, сформированной с одним или более контактных окон, которые подключаются к конкретному внешнему соединительному контактному выводу, превышает диаметр каждой из проводящих частиц. Причем межсоединение имеет широкую часть, которая выступает поперечно относительно направления прохождения межсоединения при виде сверху, при этом контактное окно предусмотрено в широкой части. Технический результат - создание подложки схемы, которая предоставляет более узкую рамку в дисплейных устройствах при подавлении нарушений соединения между межсоединениями и внешними соединительными контактными выводами. 7 з.п. ф-лы, 15 ил.

Изобретение относится к подложке панели отображения и панели отображения на подложке. Сущность изобретения: подложка панели отображения включает в себя вывод электрода для соединения с внешней схемной платой, выводящую шину, электрически неразрывную по отношению к выводу электрода, межслойную изолирующую пленку, покрывающую выводящую шину, пленку проводящего материала, нанесенную на вывод электрода и электрически неразрывную по отношению к выводу электрода, и пленку проводящего материала, нанесенную на выводящую шину, при включении межслойной изолирующей пленки между ними, и электрически неразрывную по отношению к выводящей шине. Пленка проводящего материала, нанесенная на вывод электрода, и пленка проводящего материала, нанесенная на выводящую шину, при включении межслойной изолирующей пленки между ними, отделены на периферийном участке межслойной изолирующей пленки. Изобретение позволяет исключить цепь короткого замыкания между выводами электродов в подложке панели отображения. 3 н. и 6 з.п. ф-лы, 21 ил.

Изобретение относится к микроэлектронике. Сущность изобретения: способ изготовления многоуровневых межсоединений интегральных микросхем с пористым диэлектрическим слоем в зазорах между проводниками содержит формирование первого проводящего и первого диэлектрического слоев, формирование отверстий в первом диэлектрическом слое, формирование на поверхности второго проводящего слоя с заполнением отверстий, химико-механическую полировку второго проводящего слоя, в результате чего формируют межуровневые вертикальные проводники, формирование маски, локальное травление первого диэлектрического и первого проводящего слоев и удаление маски, в результате чего формируют горизонтальные проводники, разделенные зазорами, формирование второго защитного диэлектрического слоя, формирование третьего пористого планаризующего диэлектрического слоя, плазменное травление поверхности диэлектрических слоев селективно к материалу вертикальных проводников, формирование четвертого диэлектрического слоя с уровнем поверхности выше уровня поверхности вертикальных проводников, химико-механическую полировку поверхности до вскрытия вертикальных проводников, повторение цикла до получения требуемого числа проводящих уровней, формирование верхнего уровня горизонтальных проводников, формирование пассивации. Изобретение обеспечивает повышение быстродействия, надежности и выхода годных изделий, а также расширение технологических возможностей их изготовления. 11 з.п. ф-лы, 20 ил.