Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти, элементы памяти для них: .....управление или регулирование циклов восстановления или регенерации заряда – G11C 11/406

МПКРаздел GG11G11CG11C 11/00G11C 11/406
Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 11/00 Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них
G11C 11/406 .....управление или регулирование циклов восстановления или регенерации заряда

Патенты в данной категории

СПОСОБ РЕГЕНЕРАЦИИ И ЗАЩИТЫ ОТ СБОЕВ ДИНАМИЧЕСКОЙ ПАМЯТИ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и сбоеустойчивости системы. Способ регенерации и защиты от сбоев динамической памяти, включающий последовательное считывание данных, обнаружение ошибок в данных, содержащихся в памяти, модификацию данных путем коррекции найденных ошибок в данных по каждому адресу в памяти и чтение с периодом времени, не превышающим время регенерации памяти, причем запись модифицированных данных производят по тому же адресу в памяти с низшим приоритетом, и во время ожидания записи производят прослушивание обращений по тому же адресу в памяти, а затем производят анализ ошибки на устойчивость. 2 н. и 2 з.п. ф-лы, 2 ил.

2477880
патент выдан:
опубликован: 20.03.2013
СИСТЕМА И СПОСОБ СНИЖЕНИЯ ЭНЕРГОПОТРЕБЛЕНИЯ ДИНАМИЧЕСКОГО ОЗУ ПОСРЕДСТВОМ ИСПОЛЬЗОВАНИЯ УКАЗАТЕЛЕЙ ДЕЙСТВИТЕЛЬНЫХ ДАННЫХ

Изобретение относится к вычислительной технике. Технический результат заключается в снижении энергопотребления динамической оперативной памяти. Способ обновления матрицы динамической оперативной памяти (DRAM), организованной в виде множества независимо обновляемых блоков памяти, содержащий: ассоциирование указателя с каждым независимо обновляемым блоком памяти; при записи данных в независимо обновляемый блок памяти, установку ассоциированного указателя для отражения действительных данных; увеличение задержки между операциями обновления, пропорционально ненулевому числу подавленных циклов обновления, причем цикл обновления подавляется, если ассоциированный указатель отражает недействительные данные, таким образом, чтобы только все независимо обновляемые блоки памяти, которые содержат действительные данные, могли обновляться с максимальным периодом обновления; и обновление с упомянутым максимальным периодом обновления только независимо обновляемых блоков памяти, у которых ассоциированный указатель отражает действительные данные, сохраненные в них. 3 н. и 23 з.п. ф-лы, 6 ил.

2435237
патент выдан:
опубликован: 27.11.2011
УСТРОЙСТВО УПРАВЛЕНИЯ ПРЕДВАРИТЕЛЬНЫМ ЗАРЯДОМ ВЫХОДНОГО БУФЕРНОГО БЛОКА ДЛЯ ЯЧЕЕК ДИНАМИЧЕСКОЙ ПАМЯТИ

Изобретение относится к вычислительной технике. Его использование в запоминающих устройствах с произвольной выборкой позволяет повысить скорость и снизить шумы переключения. Устройство содержит буферный элемент 1 памяти, ключевые элементы М 11 и М 12 выходного буферного блока 5, ключевые элементы М 5 и М 6 блока 9 предварительного заряда, буферные ключевые элементы М 7 и М 8, элементы И НЕ N D 1 и N D 2, элементы НЕ 17 и 18 и блок 10 управления предварительным зарядом. Технический результат достигается благодаря введению буферных элементов 11 и 12 памяти, формирователей 2 и 3 уровня и выполнению блока 10 на формирователе 6 разрешающих импульсов и формирователе 7 импульсов управления. 1 з. п. ф-лы, 2 ил.
2051429
патент выдан:
опубликован: 27.12.1995
Наверх