ПАТЕНТНЫЙ ПОИСК В РФ
НОВЫЕ ПАТЕНТЫ, ЗАЯВКИ НА ПАТЕНТ
БИБЛИОТЕКА ПАТЕНТОВ НА ИЗОБРЕТЕНИЯ

Запоминающие устройства статического типа – G11C

Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 11/00 Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них
G11C 13/00 Цифровые запоминающие устройства, отличающиеся применением элементов памяти, не отнесенных к группам  11/0023/00 или  25/00
G11C 14/00 Цифровые запоминающие устройства, отличающиеся использованием энергозависимых и энергонезависимых ячеек для резервирования в случае отключения электропитания
G11C 15/00 Цифровые запоминающие устройства, в которых информация, состоящая из нескольких частей, записывается и считывается путем выбора одной или нескольких таких частей, т.е. устройства ассоциативной памяти
в которых информация адресуется в особую ячейку  11/00
G11C 16/00 Программируемые постоянные запоминающие устройства со стираемой информацией
 14/00 имеет преимущество
G11C 17/00 Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт
программируемые постоянные запоминающие устройства со стираемой информацией  16/00; кодирование, декодирование или преобразование кода вообще  H 03M
G11C 19/00 Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры
счетные цепи  H 03K 23/00
G11C 21/00 Цифровые запоминающие устройства с циркуляцией информации
ступенчатые  19/00
G11C 23/00 Цифровые запоминающие устройства, отличающиеся характером движения механических частей, например с использованием шариков; элементы памяти для них
запоминание возбуждением контактов  11/48
G11C 25/00 Цифровые запоминающие устройства, отличающиеся использованием текучей среды; элементы памяти для них
G11C 27/00 Электрические аналоговые запоминающие устройства, например для запоминания мгновенных значений
G11C 29/00 Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы
G11C 5/00 Конструктивные элементы запоминающих устройств, отнесенных к группе  11/00
G11C 7/00 Устройства для записи или считывания информации в цифровых запоминающих устройствах
 5/00 имеет преимущество; вспомогательные схемы в запоминающих устройствах, использующих полупроводниковые приборы  11/406311/413,  11/4193
G11C 8/00 Устройства для выборки адресов из цифрового запоминающего устройства
вспомогательные схемы в запоминающих устройствах, использующих полупроводниковые приборы  11/406311/413,  11/4193
G11C 99/00 Тематика, не предусмотренная в других группах данного подкласса

Патенты в данной категории

МАГНИТНЫЙ ЭЛЕМЕНТ И СПОСОБ КОНТРОЛЯ ПАРАМЕТРОВ МАГНИТНОГО ВИХРЯ В ФЕРРОМАГНИТНЫХ ДИСКАХ

Группа изобретений относится к области магнитных микро- и наноэлементов, представляет собой магнитный элемент для контроля параметров магнитной структуры типа «вихрь», который может быть использован как основа для создания магниторезистивной памяти с произвольной выборкой, а также способ такого контроля, применимый для диагностики наноматериалов. Сущность изобретения: на подложке из кремния формируют магнитный элемент из двух ферромагнитных дисков разного диаметра, асимметрично размещенных друг на друге и разделенных прослойкой из немагнитного материала, имеющей форму диска. Размеры магнитного элемента таковы, что в большом диске в отсутствие индуцированного магнитного поля формируется вихревое состояние, а в малом диске - однодоменное. Такое исполнение магнитного элемента позволяет создать асимметричную конфигурацию магнитной структуры, что является необходимым условием для контроля параметров вихря при его формировании в большом диске, и дает возможность контролировать хиральность вихря, образованного в большом диске, и направление намагниченности в малом диске. Это достигается при приложении магнитного поля под углами 0, 90, 180 или 270 градусов относительно оси, соединяющей центры дисков. В зависимости от угла приложения магнитного поля в большом диске формируется вихревое состояние с определенной хиральностью, а в малом - однодоменное состояние с контролируемым направлением намагниченности. 2 н. и 8 з.п. ф-лы, 4 ил., 1 пр.

2528124
выдан:
опубликован: 10.09.2014
СДВИГОВЫЙ РЕГИСТР

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение возможности двунаправленной передачи информации и минимизация занимаемой площади кристалла БИС. Устройство содержит ячейки, каждая из которых состоит из двух коммутирующих и информационного p-МОП транзисторов, p-МОП транзисторов управления нагрузкой, нагрузочного p-МОП транзистора, варактора, тактовых шин, шины нулевого потенциала, а также двух дополнительных p-МОП транзисторов управления нагрузкой в нечетной ячейке или второго варактора в четной ячейке. 3 ил.

2527188
выдан:
опубликован: 27.08.2014
СИСТЕМА ФУНКЦИОНАЛЬНОГО ТЕСТИРОВАНИЯ КАРТ ПОЛУПРОВОДНИКОВОЙ ПАМЯТИ

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования и определения запасов надежности карт полупроводниковой памяти. Техническим результатом является обеспечение возможности определения запаса надежности тестируемого устройства. Система состоит из автомата управления, контроллера интерфейса Ethernet, оперативного запоминающего устройства, контроллера интерфейса карты полупроводниковой памяти, блока регистров управления, блока формирования и измерения временных параметров интерфейса карты памяти с разрешением 2,5 нс, умножителя частоты на основе фазовой автоподстройки частоты, блока управления устройством ввода и устройством индикации, блока приемопередатчика последовательного интерфейса, программируемой логической интегральной схемы, микросхемы приемопередатчика интерфейса Ethernet, вторичного источника питания, постоянной перепрограммируемой памяти, преобразователя уровня напряжения интерфейса карты памяти, тактового генератора 25 МГц, устройства ввода, устройства индикации, датчика температуры карты памяти, управляемого источника питания с выходным напряжением от 1 В до 5 В, датчика тока и контактного устройства для подключения карты полупроводниковой памяти. 1 ил.

2524858
выдан:
опубликован: 10.08.2014
УСТРОЙСТВО ПЕРЕЗАПИСИ ИНФОРМАЦИИ И НОСИТЕЛЬ ЗАПИСИ

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении перезаписи информации, хранимой в батарее и в зарядном устройстве для батареи. Устройство перезаписи информации содержит первый модуль хранения, предусмотренный в батарее, хранящий с возможностью перезаписи первую информацию; второй модуль хранения, предусмотренный в зарядном устройстве батареи, которое заряжает батарею в результате электрического соединения с батареей с возможностью отсоединения от нее, причем второй модуль хранения, хранящий с возможностью перезаписи вторую информацию; по меньшей мере, один модуль перезаписи, предусмотренный, по меньшей мере, в одной из батареи и зарядного устройства для батареи, причем, по меньшей мере, один модуль перезаписи перезаписывает одну информацию из первой информации, хранимой в первом модуле хранения, и второй информации, хранимой во втором модуле хранения, на основе другой информации из первой информации и второй информации, когда батарея и зарядное устройство для батареи электрически соединены; и модуль смены протокола, который меняет протокол передачи данных между батареей и зарядным устройством для батареи с первого протокола на второй протокол, когда, по меньшей мере, один модуль перезаписи перезаписывает одну информацию. 12 з.п. ф-лы, 8 ил.

2522315
выдан:
опубликован: 10.07.2014
СДВИГОВЫЙ РЕГИСТР

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реверсивности сдвига информации внутри сдвигового регистра. Сдвиговый регистр содержит ячейки, каждая из которых состоит из трех n-МОП транзисторов, двух емкостей, двух шин тактового питания, шины нулевого потенциала и их связей, причем в каждую ячейку дополнительно введены третья шина тактового питания, второй коммутирующий и второй нагрузочный n-МОП транзисторы, а также их связи. 2 ил.

2522306
выдан:
опубликован: 10.07.2014
НОСИТЕЛЬ ЗАПИСИ, УСТРОЙСТВО ВОСПРОИЗВЕДЕНИЯ И ИНТЕГРАЛЬНАЯ СХЕМА

Изобретение относится к технологии для воспроизведения стереоскопического, т.е. трехмерного (3D) видео. Техническим результатом является обеспечение носителя записи, включающего в себя группу экстентов, размещаемую так, что емкость буфера, которая должна быть гарантирована в устройстве воспроизведения, может уменьшаться, а также имеющего структуру файлов, которая дает возможность устройству воспроизведения легко и быстро осуществлять доступ к каждому экстенту. Носитель записи согласно варианту осуществления настоящего изобретения включает в себя поток для базового вида и поток для зависимого вида. Поток для базового вида используется для воспроизведения моноскопического видео. Поток для зависимого вида используется для воспроизведения стереоскопического видео в комбинации с потоком для базового вида. Носитель записи дополнительно включает в себя первый файл и второй файл. Первый файл означает поток для базового вида при воспроизведении моноскопического видео, а второй файл означает поток для базового вида при воспроизведении стереоскопического видео. 5 н. и 2 з.п. ф-лы, 75 ил.

2521288
выдан:
опубликован: 27.06.2014
СПОСОБ ПОЛУЧЕНИЯ ТОНКОПЛЕНОЧНЫХ ПОЛИМЕРНЫХ НАНОКОМПОЗИЦИЙ ДЛЯ СВЕРХПЛОТНОЙ МАГНИТНОЙ ЗАПИСИ ИНФОРМАЦИИ

Изобретение относится к области магнитной записи информации, конкретно к способу получения пленок для магнитной записи информации. Способ получения полимерных нанокомпозиций в виде тонких пленок для сверхплотной записи информации включает получение прекурсора, состоящего из поливинилового спирта, воды и смеси водорастворимых солей трех- и двухвалентного железа, с последующей обработкой по крайне мере одним водорастворимым диальдегидом при pH от 0 до 3 в присутствии кислоты в качестве подкисляющего агента, получение тонкой пленки на диэлектрической немагнитной подложке путем нанесения прекурсора на вращающуюся на центрифуге подложку с образованием пленки геля, обработку полученной пленки геля щелочью, при введении щелочи в количестве, обеспечивающем полное протекание реакции щелочного гидролиза смеси солей железа с образованием смеси магнетита и маггемита, при этом обработку щелочью полученной пленки геля осуществляют в парах аммиака, образующегося из водного раствора аммиака (NH 4OH) или гидразин-гидрата (N2H4·H 2O) в течение 5,0-15,0 часов. Технический результат - уменьшение разброса наночастиц магнетита и маггемита по размерам, получение нанокомпозиции равномерной структуры. Полученная структура может использоваться в качестве запоминающей среды для сверхплотной магнитной записи информации. 2 ил. 1 пр.

2520239
выдан:
опубликован: 20.06.2014
РЕЗИСТИВНЫЙ ФЛЭШ ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к вычислительной технике. Технический результат заключается в достижении воспроизводимости окна гистерезиса резистивного элемента памяти. Резистивный флэш элемент памяти содержит полупроводниковую подложку с выполненным на ее рабочей поверхности проводящим электродом, на котором расположен слой диэлектрика, на слое диэлектрика выполнен второй проводящий электрод, причем проводящий электрод со стороны диэлектрика снабжен выступом, обеспечивающим локализацию формирования проводящей электрический ток нити через диэлектрик и необходимую напряженность электрического поля для формирования нити и протекания электрического тока, при этом со стороны диэлектрика выступом, обеспечивающим локализацию формирования проводящей электрический ток нити через диэлектрик и необходимую напряженность электрического поля для формирования нити и протекания электрического тока, снабжен проводящий электрод, выполненный на рабочей поверхности подложки, или второй проводящий электрод, выполненный на слое диэлектрика. 3 з.п. ф-лы, 1 ил.

2516771
выдан:
опубликован: 20.05.2014
ИНТЕГРИРОВАННАЯ В СБИС ТЕХНОЛОГИИ КМОП/КНИ С n+ - И p+ - ПОЛИКРЕМНИЕВЫМИ ЗАТВОРАМИ МАТРИЦА ПАМЯТИ MRAM С МАГНИТОРЕЗИСТИВНЫМИ УСТРОЙСТВАМИ С ПЕРЕДАЧЕЙ СПИНОВОГО ВРАЩЕНИЯ

Изобретение относится к схемам матриц ячеек памяти MRAM (Magnetic Random Access Memory) с передачей спинового значения. Технический результат заключается в увеличении плотности размещения отдельных транзисторных структур технологии МОП и запоминающих ячеек матрицы, а также повышении стойкости к нестационарным переходным процессам от воздействия ионизирующих излучений. Устройство матричного типа содержит множество устройств на магнитных туннельных переходах («MTJ») с передачей спинового вращения, организованных в матрицу запоминающих ячеек; устройство организации записи/чтения информации для конкретного устройства «MTJ», соединенное с соответствующими устройствами «MTJ» для изменения полярности намагниченности свободного слоя каждого устройства «MTJ», блок усилителя чтения данных на выходе матрицы запоминающих ячеек, выполненный с возможностью обнаруживать уровень сигнала и формировать двоичный выходной сигнал на основе сравнения уровня сигнала в разряде матрицы запоминающих ячеек в компараторе. При формировании топологии устройство «MTJ» выполнено в виде эллипса с осью легкого намагничивания, направленной по его большой оси. 11 з.п. ф-лы, 37 ил., 11 табл.

2515461
выдан:
опубликован: 10.05.2014
УСТРОЙСТВО ЗАПОМИНАНИЯ ЧАСТОТ СВЧ СИГНАЛОВ

Изобретение относится к области радиотехники и может быть использовано в приемных устройствах, входящих в состав аппаратуры радионаблюдения и радиопротиводействия. Технический результат заключается в увеличении диапазона рабочих частот и динамического диапазона за счет подавления в первой ступени преобразования частот комбинационных частот, возникших во второй ступени. Устройство запоминания частот СВЧ сигналов состоит из первой и второй ступеней преобразования частот. В первую ступень преобразования частот входят: восемь смесителей, четыре делителя мощности, два сумматора, которые имеют по три входа, четыре выключателя, четыре гетеродина, шесть электрических фильтров. Во вторую ступень преобразования частот сигналов входят: входной делитель мощности, выходной сумматор, две фазовые секции на /2, два входных смесителя и два выходных смесителя, гетеродин, два устройства цифровой памяти. 12 ил.

2514090
выдан:
опубликован: 27.04.2014
СПОСОБ ПАРАЛЛЕЛЬНОГО ПОИСКА И ЗАМЕНЫ СТРОКИ И ОДНОРОДНАЯ ЗАПОМИНАЮЩАЯ МАТРИЦА ДЛЯ ЕГО РЕАЛИЗАЦИИ

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет совмещения шагов операций поиска по образцу и замены строки на основе однородной запоминающей матрицы и выполнении динамической реконфигурации структуры данных из одномерного в двумерный вид и обратно. Способ параллельного поиска и замены строки, в котором к аппаратно реализуемым шагам параллельного сравнения элементов входной строки-образца с элементами строк матрицы и сдвига влево, необходимых для операции параллельного поиска по образцу, дополнительно производят аппаратно реализуемые шаги замещения, вставки элементов строки-модификатора и удаления элементов из строки матрицы, необходимые для операции замены строк, при этом, для шагов операций поиска и замены строк выполняются динамическая реконфигурация структуры данных из одномерного в двумерный вид и обратно и динамическое выделение рабочей части матрицы с помощью маски строк. 2 н.п. ф-лы, 6 ил.

2509383
выдан:
опубликован: 10.03.2014
ТРИГГЕР, РЕГИСТР СДВИГА, СХЕМА ВОЗБУЖДЕНИЯ УСТРОЙСТВА ОТОБРАЖЕНИЯ, УСТРОЙСТВО ОТОБРАЖЕНИЯ И ПАНЕЛЬ УСТРОЙСТВА ОТОБРАЖЕНИЯ

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства. Триггер содержит первый (p-типа), второй (n-типа), третий (p-типа) и четвертый (p-типа) транзисторы; входные клеммы; первую и вторую выходные клеммы, первый и второй транзисторы составляют первую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, третий и четвертый транзисторы составляют вторую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, первая выходная клемма соединена с затворной стороной первой КМОП-схемы и стоковой стороной второй КМОП-схемы, вторая выходная клемма соединена с затворной стороной второй КМОП-схемы и стоковой стороной первой КМОП-схемы, по меньшей мере, один входной транзистор, включенный в группу указанных транзисторов с первого по четвертый, исток входного транзистора соединен с одной из входных клемм. 9 н. и 30 з.п. ф-лы, 75 ил.

2507680
выдан:
опубликован: 20.02.2014
ЯЧЕЙКА ПАМЯТИ СТАТИЧЕСКОГО ОПЕРАТИВНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к вычислительной технике. Технический результат заключается в повышении надежности, отказоустойчивости и сбоеустойчивости оперативного запоминающего устройства (ОЗУ). Ячейка памяти статического ОЗУ содержит три последовательно соединенных КМОП инвертора, включенных между шиной питания и шиной земли; первый проходной ключ, состоящий из двух последовательно соединенных адресных транзисторов, затворы которых соединены с адресной шиной записи и адресной шиной выбора столбца; второй проходной ключ в виде адресного транзистора, затвор которого соединен с адресной шиной считывания; схему подтверждения записанных данных, состоящую из двух параллельно соединенных комплементарных проходных ключей, один из которых соединен с прямым и инверсным входами адресной шины записи, а другой - с прямым и инверсным входами адресной шины выбора столбца; причем вход первого КМОП инвертора соединен через первый проходной ключ с первой разрядной шиной, выход первого КМОП инвертора соединен с входом второго КМОП инвертора; выход второго КМОП инвертора соединен с входом третьего инвертора и через схему подтверждения записанных данных с входом первого КМОП инвертора; выход третьего КМОП инвертора соединен через второй проходной ключ со второй разрядной шиной. 1 з.п. ф-лы, 1 ил.

2507611
выдан:
опубликован: 20.02.2014
УСТРОЙСТВО ЗАПИСИ ИНФОРМАЦИИ И СПОСОБ УПРАВЛЕНИЯ ИМ

Изобретение относится к вычислительной технике, а именно к устройству записи информации, которое записывает информацию, такую как изображение и звук. Техническим результатом является расширение функциональных возможностей осуществления релейной (эстафетной) записи в устройстве записи информации, в котором последовательность данных записывают на множество носителей записей, среди которых включены беспроводные карты памяти. Устройство записи информации, имеющее режим эстафетной записи, в котором последовательность данных записывают на множество носителей записи, включает в себя идентификационное средство для идентификации носителя записи, имеющего функцию беспроводной связи, из числа записываемых носителей записи, прикрепленных к устройству записи информации. При этом носитель записи, имеющий функцию беспроводной связи, способен передавать данные внешнему устройству посредством функции беспроводной связи. 6 н. и 6 з.п. ф-лы, 13 ил.

2507610
выдан:
опубликован: 20.02.2014
УСТРОЙСТВО ХРАНЕНИЯ ДАННЫХ (ВАРИАНТЫ)

Изобретение относится к вычислительной технике, в частности к средствам защиты от несанкционированного доступа к информации. Технический результат заключается в повышении надежности устройства хранения данных и обеспечении более высокой степени безопасности хранения информации. Устройство хранения данных содержит блок управления, первая группа входов-выходов которого соединена с группой входов-выходов блока памяти, причем дополнительно введены блок коммутации ключевых цепей и блок защиты ключевых цепей, группа входов которого является группой входов устройства хранения данных, а группа выходов соединена с группой входов блока коммутации ключевых цепей, первая группа входов-выходов которого является группой входов-выходов устройства хранения данных, а вторая группа входов-выходов соединена со второй группой входов-выходов блока управления. 2 н. и 3 з.п. ф-лы, 5 ил.

2506633
выдан:
опубликован: 10.02.2014
СПОСОБ ВОССТАНОВЛЕНИЯ ЗАПИСЕЙ В ЗАПОМИНАЮЩЕМ УСТРОЙСТВЕ И СИСТЕМА ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Изобретение относится к вычислительной технике. Технический результат заключается в восстановлении большого числа одновременно отказавших частей запоминающего устройства. Способ восстановления записей в запоминающем устройстве при отказе или повреждении части запоминающего устройства или при искажении данных на запоминающем устройстве, в котором разделяют область памяти запоминающего устройства на информационные зоны одинакового размера и контрольные зоны, выбранные из разных частей запоминающего устройства. Записывают каждую группу подлежащих запоминанию данных в виде набора кодовых слов в соответствующую информационную зону. Находят при каждой записи данных с помощью соответствующего вычислительного блока три эталонных контрольных суммы каждую по заранее установленной формуле. Далее записывают каждую из найденных эталонных контрольных сумм в виде кодового слова с тем же номером в соответствующую контрольную зону, при этом каждая из трех контрольных сумм хранится в отдельной зоне запоминающего устройства. При отказе или повреждении части запоминающего устройства вычисляют с помощью вычислительного блока текущие контрольные суммы по формулам для каждого набора кодовых слов с одинаковыми номерами во всех информационных зонах. Используют значения хранящихся эталонных контрольных сумм и значения текущих контрольных сумм для восстановления утраченных данных путем решения систем уравнений. 2 н. и 8 з.п. ф-лы, 2 ил.

2502124
выдан:
опубликован: 20.12.2013
КАРТА СБОРА ДАННЫХ, А ТАКЖЕ СИСТЕМА И СПОСОБ УПРАВЛЕНИЯ РАСШИРЕНИЕМ ДЛЯ КАРТ СБОРА ДАННЫХ

Изобретение относится к передаче и обработке данных и, в частности, к картам сбора данных, системам управления расширением карт сбора данных и способам управления расширением карт сбора данных. Технический результат - адаптация к различным видам последовательных интерфейсов и возможность реализовать параллельное управление множеством карт сбора данных, таким образом обеспечивая хорошую универсальность и расширяемость; при этом карта сбора данных непосредственно получает управление от пользовательской схемы, не имеет проблем, связанных с модернизацией программного обеспечения и несовместимостью протоколов, и имеет высокую стабильность. Способ включает предварительное задание адреса карты для каждой карты сбора данных и предварительное задание адреса канала для каждого канала данных в карте сбора данных; генерирование картой сбора данных соответствующего сигнала адреса канала после получения тактового сигнала карты от пользовательской схемы и определение, стробируется ли карта сбора данных; и если карта сбора данных стробируется, то генерирование соответствующего сигнала адреса канала после получения тактового сигнала канала от пользовательской схемы и стробирование канала данных, соответствующего сигналу адреса канала. Карта сбора данных, система управления расширением карт сбора данных и соответствующий способ обеспечивают хорошую расширяемость и высокую стабильность. 3 н. и 8 з.п. ф-лы, 10 ил.

2501099
выдан:
опубликован: 10.12.2013
ПАРАЛЛЕЛЬНАЯ АССОЦИАТИВНАЯ ПАМЯТЬ

Изобретение относится к вычислительной технике. Технический результат заключается в осуществлении с высокой скоростью контроля по четности вводимых и хранящихся данных. Параллельная ассоциативная память для одновременного поиска по всем адресам и определения того, хранятся ли в памяти те же данные, что и введенные данные, содержащая средство генерации четности для генерации бита четности n-разрядных данных, вводимых во время записи и во время поиска, и множество мест памяти, которое соответствует множеству адресов, причем каждое из указанных мест памяти содержит: n запоминающих ячеек ассоциативной памяти для хранения n-разрядных данных; ячейку хранения четности для хранения бита четности; средство контроля по четности для определения того, совпадают ли бит четности, сгенерированный указанным средством генерации четности во время поиска, и бит четности, хранящийся в ячейке хранения четности, и для активации сигнала совпадения по четности в случае их совпадения; схему обнаружения совпадения слов, предназначенную для активации сигнала совпадения слов данных в случае совпадения n-разрядных данных; и средство подтверждения совпадения по четности; причем параллельная ассоциативная память дополнительно содержит средство обнаружения ошибки четности. 1 з.п. ф-лы, 13 ил.

2498425
выдан:
опубликован: 10.11.2013
СДВИГОВЫЙ РЕГИСТР И ДИСПЛЕЙНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике. Технический результат заключается в подавлении шумов каждого вывода разряда без увеличения размера схемы. Сдвиговый регистр содержит одну или более схем каскадного соединения, в каждой из которых разряды соединены друг с другом каскадом с обеспечением возможности передачи импульса сдвига, причем по меньшей мере одна из указанных одной или более схем каскадного соединения содержит в числе своих разрядов группу последовательных разрядов, а каждый разряд группы последовательных разрядов содержит первый выходной транзистор, второй выходной транзистор, первый конденсатор, второй конденсатор, входной вентиль, первый переключающий элемент, второй переключающий элемент, третий переключающий элемент, четвертый переключающий элемент и пятый переключающий элемент. 3 н. и 8 з.п. ф-лы, 16 ил.

2493621
выдан:
опубликован: 20.09.2013
МУЛЬТИПЛЕКСИРОВАНИЕ АДРЕСОВ В ПСЕВДО ДВУХПОРТОВОЙ ПАМЯТИ

Изобретение относится к управлению адресом для псевдо двухпортовой памяти. Техническим результатом является повышение быстродействия доступа к памяти. Система мультиплексирования адресов псевдо двухпортовой памяти содержит триггер адреса порта чтения, предназначенный для хранения адреса чтения в ответ на внешний сигнал, а также триггер адреса порта записи, предназначенный для хранения адреса записи в ответ на внешний сигнал. Кроме того, система также включает в себя схему управления, которая управляет доступом к памяти на чтение/запись на основе контроля операции чтения посредством передачи сигнала переключения, при этом схема управления содержит самосинхронизирующуюся схему слежения, которая инициирует генерацию сигнала переключения в ответ на обнаруженное завершение упомянутой операции чтения. А также система содержит мультиплексор, который выполняет переключение между сохраненным адресом чтения и сохраненным адресом записи в ответ на сигнал переключения от схемы управления. 2 н. и 16 з.п. ф-лы, 3 ил.

2490731
выдан:
опубликован: 20.08.2013
СЪЕМНЫЙ НОСИТЕЛЬ ИНФОРМАЦИИ, УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ИНФОРМАЦИИ С НЕГО И СПОСОБ ЗАЩИТЫ ИНФОРМАЦИИ

Предложены съемный носитель информации, устройство воспроизведения информации со съемного носителя и способ защиты информации на съемном носителе. Съемный носитель состоит из двух модулей, соединенных между собой и снабженных пазом. Один из модулей содержит контактную группу, а другой - чип флеш-памяти. Носитель выполнен одноразовым, разрушающимся при извлечении, за счет того, что модули соединены между собой посредством общего внешнего контура, который выполнен гибким, при этом внешний контур соединяет модули с одной стороны. Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является обеспечение невозможности воспроизведения информации со съемного носителя вне системы распределенных устройств, снабженных соответствующим разъемом, а также невозможность повторного воспроизведения информации. 3 н.п. ф-лы, 5 ил.

2488901
выдан:
опубликован: 27.07.2013
СДВИГОВЫЙ РЕГИСТР, УСТРОЙСТВО ОТОБРАЖЕНИЯ, СНАБЖЕННОЕ ТАКОВЫМ, И СПОСОБ ВОЗБУЖДЕНИЯ СДВИГОВОГО РЕГИСТРА

Изобретения относятся к сдвиговому регистру и могут быть использованы в схеме возбуждения устройства отображения активного матричного типа. Техническим результатом является улучшение качества изображения за счет исключения перекрестной помехи. Сдвиговый регистр, содержащий множество бистабильных схем, имеющих первое состояние и второе состояние и последовательно присоединенных друг к другу, при этом множество бистабильных схем последовательно помещаются в первое состояние на основании двухфазных тактовых сигналов, включающих в себя первый и второй тактовые сигналы, при этом первый и второй тактовые сигналы подаются из внешнего источника каждой бистабильной схемы и периодически повторяют высокоуровневый потенциал и низкоуровневый потенциал, при этом каждая бистабильная схема включает в себя выходной вывод, который выдает сигнал состояния, шесть тонкопленочных транзисторов. 4 н. и 9 з.п. ф-лы, 17 ил.

2488180
выдан:
опубликован: 20.07.2013
РЕЗЕРВИРОВАННЫЙ РЕГИСТР В МНОГОФАЗНОМ КОДЕ

Изобретение относится к вычислительной технике. Технический результат заключается в повышении надежности и помехоустойчивости электроприводов с цифровым управлением за счет повышения достоверности функционирования устройств, содержащих ячейки памяти. Резервированный регистр, содержащий ячейки памяти информационных сигналов Ra, с которых по сигналам с шины управления данные поступают в блок коррекции, причем в регистр введены ячейки памяти контрольных сигналов Rx и блоки исправления ошибок, входы которых соединены с блоком коррекции и с элементами ячеек памяти Rx, Ra, при этом выходы блоков исправления ошибок контрольной части X'(x 1', x2', x3') и информационной части A'(a1' am') соединены с элементами ячеек памяти Rx, Ra соответственно и являются выходами регистра. 6 ил.

2486611
выдан:
опубликован: 27.06.2013
ЭЛЕКТРОМЕХАНИЧЕСКОЕ УСТРОЙСТВО ЗАЩИТЫ ИНФОРМАЦИИ, РАЗМЕЩЕННОЙ НА ЦИФРОВОМ USB ФЛЕШ-НАКОПИТЕЛЕ, ОТ НЕСАНКЦИОНИРОВАННОГО ДОСТУПА

Изобретение относится к вычислительной технике. Технический результат заключается в повышении эффективности защиты информации, уменьшении габаритов и повышении надежности устройства. Электромеханическое устройство защиты информации, размещенной на цифровом USB флеш-накопителе, от несанкционированного доступа состоит из корпуса, содержащего ферромагнитный каркас, внутри которого коаксиально расположены неподвижный индуктор и подвижные якорь, выполненный из электропроводящего материала, и боек, выполненный из ферромагнитного материала. Якорь выполнен в виде диска с внутренней цилиндрической втулкой и соединен с бойком. Каркас выполнен в виде магнитопровода и в поперечном сечении охватывает индуктор, якорь и пространство рабочего хода якоря с бойком. Нижняя стенка каркаса выполнена с выгибом, предназначенным для цифрового USB флеш-накопителя. В каркасе расположены две двойные плоские пружины, которые выполнены с возможностью перемещения цифрового накопителя вдоль продольной оси z каркаса. 13 з.п. ф-лы, 14 ил.

2486583
выдан:
опубликован: 27.06.2013
ПОТОКОВАЯ ПЕРЕДАЧА ДАННЫХ В РЕЖИМЕ РЕАЛЬНОГО ВРЕМЕНИ ИЛИ В РЕЖИМЕ, БЛИЗКОМ К РЕАЛЬНОМУ ВРЕМЕНИ

Группа изобретений относится к области передачи данных. Технический результат заключается в обеспечении выполнения потоковой передачи, используя непотоковые протоколы. В способе и в устройстве для потоковой передачи содержания в режиме реального времени или в режиме, близком к реальному времени, используют протоколы передачи, например, HTTP совместимый протокол. В одном из вариантов осуществления способа разделяют поток данных и представляют непрерывное содержание программы на основе времени (например, широковещательная передача видеоданных в режиме реального времени) в виде множества различных мультимедийных файлов, и генерируют файл списка воспроизведения, имеющий множество тэгов и универсальных индикаторов ресурса (URI), обозначающих порядок представления множества различных мультимедийных файлов. Множество мультимедийных файлов и файл списка воспроизведения могут быть сделаны доступными для передачи в устройство клиент, которое может получать мультимедийные файлы, используя файл списка воспроизведения. 9 н. и 25 з.п. ф-лы, 17 ил.

2481720
выдан:
опубликован: 10.05.2013
ЯЧЕЙКА ПАМЯТИ ДЛЯ БЫСТРОДЕЙСТВУЮЩЕГО ЭСППЗУ И СПОСОБ ЕЕ ПРОГРАММИРОВАНИЯ

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия, надежности и интеграции энергонезависимых электрически программируемых постоянных запоминающих устройств (ЭСППЗУ). Ячейка памяти, содержащая n(р)-МОП-транзистор, конденсатор, адресную разрядную шину, дополнительно содержит первый и второй диоды и числовую шину, при этом катод (анод) первого диода соединен с числовой шиной истоком n(р)-МОП-транзистора, его анод соединен с анодом второго диода, с подзатворной областью n(р)-МОП-транзистора и первым выводом конденсатора, второй вывод которого подсоединен к затвору n(р)-МОП-транзистора и к адресной шине, а катод второго диода соединен с областью стока n(р)-МОП-транзистора и разрядной шиной. 2 н. и 2 з.п. ф-лы, 5 ил.

2481653
выдан:
опубликован: 10.05.2013
ИНТЕГРАЛЬНАЯ СХЕМА С МНОГОПОРТОВОЙ СУПЕРЯЧЕЙКОЙ ПАМЯТИ И СХЕМОЙ КОММУТАЦИИ МАРШРУТА ПЕРЕДАЧИ ДАННЫХ

Изобретение относится к организации памяти и соответствующих путей доступа в интегральной микросхеме. Технический результат заключается в обеспечении соединения маршрута передачи множества запросчиков памяти, таким образом, что были соединены конкретный запросчик памяти и выделенный порт доступа конкретной одной из групп банков, к которой обращен запрос памяти. Интегральная схема содержит множество запросчиков памяти и суперячейку памяти. Суперячейка памяти содержит множество банков памяти, каждый из которых формирует соответствующий диапазон отдельно адресуемых ячеек памяти, при этом суперячейка памяти состоит из множества групп банков. Каждая из множества групп банков содержит подмножество множества банков памяти и соответствующий выделенный порт доступа. Кроме того, интегральная схема содержит коммутатор, соединенный между множеством запросчиков памяти и суперячейкой памяти. Коммутатор выполнен с возможностью в качестве реакции на запрос памяти со стороны конкретного одного из запросчиков множества запросчиков памяти соединять маршрут передачи данных между этим конкретным запросчиком памяти и выделенным портом доступа конкретной одной из групп банков, к которой обращен запрос памяти. 2 н. и 17 з.п. ф-лы, 7 ил.

2481652
выдан:
опубликован: 10.05.2013
СХЕМА ДВОЙНОГО ПИТАНИЯ В СХЕМЕ ПАМЯТИ

Изобретение относится к вычислительной технике. Технический результат заключается в снижении потребляемой мощности. Полупроводниковое устройство памяти с двойным напряжением, содержащее множество формирователей записи, принимающих входные сигналы данных низкого напряжения; множество разрядных шин, соединенных с множеством формирователей записи, причем множество формирователей записи сконфигурировано с возможностью записи входных сигналов данных низкого напряжения во множество разрядных шин в ответ на прием входных сигналов данных низкого напряжения; схему отслеживания синхронизации, сконфигурированную с возможностью обеспечения задержки сигнала числовой шины высокого напряжения в соответствии со временем, связанным с множеством формирователей записи, записывающих входные сигналы данных низкого напряжения; и множество ячеек памяти, реагирующих на сигнал числовой шины высокого напряжения и на множество формирователей записи, записывающих входные сигналы данных низкого напряжения. 8 н. и 22 з.п. ф-лы, 6 ил.

2480850
выдан:
опубликован: 27.04.2013
СПОСОБ РЕГЕНЕРАЦИИ И ЗАЩИТЫ ОТ СБОЕВ ДИНАМИЧЕСКОЙ ПАМЯТИ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и сбоеустойчивости системы. Способ регенерации и защиты от сбоев динамической памяти, включающий последовательное считывание данных, обнаружение ошибок в данных, содержащихся в памяти, модификацию данных путем коррекции найденных ошибок в данных по каждому адресу в памяти и чтение с периодом времени, не превышающим время регенерации памяти, причем запись модифицированных данных производят по тому же адресу в памяти с низшим приоритетом, и во время ожидания записи производят прослушивание обращений по тому же адресу в памяти, а затем производят анализ ошибки на устойчивость. 2 н. и 2 з.п. ф-лы, 2 ил.

2477880
выдан:
опубликован: 20.03.2013
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ДЛЯ ПРИМЕНЕНИЙ ОСНОВАННОЙ НА СОПРОТИВЛЕНИИ ПАМЯТИ

Изобретение относится к вычислительной технике. Технический результат заключается в улучшении производительности чтения усилителя считывания MRAM. Запоминающее устройство, содержащее ячейку памяти, включающую в себя основанный на сопротивлении элемент памяти, соединенный с входным транзистором, причем входной транзистор имеет первую толщину оксида так, чтобы дать возможность работы ячейки памяти при рабочем напряжении; и первый усилитель, выполненный с возможностью приложения напряжения питания к ячейке памяти, которое больше, чем предел напряжения для генерации сигнала данных на основе тока через ячейку памяти, в котором первый усилитель включает в себя фиксирующий транзистор, который имеет вторую толщину оксида, которая больше, чем первая толщина оксида, и в котором фиксирующий транзистор выполнен с возможностью предотвращать превышение предела напряжения рабочим напряжением в ячейке памяти. 3 н. и 17 з.п. ф-лы, 4 ил.

2476940
выдан:
опубликован: 27.02.2013
Наверх