устройство для исправления ошибок при многократном повторении сообщений

Классы МПК:H03M5/00 Преобразование формы представления отдельных цифр
Автор(ы):, , ,
Патентообладатель(и):Кирьянов Дмитрий Викторович,
Малофей Олег Павлович,
Николаев Юрий Иванович,
Малофей Александр Олегович
Приоритеты:
подача заявки:
1991-04-17
публикация патента:

Использование: в телемеханике и импульсной технике в системах передачи и обработки дискретной информации для коррекции ошибок, возникающих в каналах связи. Сущность изобретения: устройство содержит регистры сдвига, счетчик кода числа единиц, блок 6 решающих правил, блок управления. Устройство исправляет все однократные, двукратные и трехкратные ошибки, а также часть четырехкратных по всему кадру информации на 13 блоков. Цель - повышение помехоустойчивости. 4 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

Формула изобретения

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК ПРИ МНОГОКРАТНОМ ПОВТОРЕНИИ СООБЩЕНИЙ, содержащее счетчик кода числа единиц, первый вход которого соединен с первым входом решающего блока, а также первый, второй и третий регистры сдвига, входы которых подключены соответственно к второму, пятому и седьмому входам решающего блока, к третьему, четвертому и шестому входам которого, а также к второму, третьему и четвертому входам счетчика кода числа единиц подключены выходы соответственно первого, второго и третьего регистров сдвига, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены четвертый регистр сдвига и блок управления, первый и второй выходы которого подключены соответственно к первым и вторым управляющим входам счетчика числа единиц и решающего блока, к третьему - шестому управляющим входам которого подключены соответственно одноименные выходы блока управления, седьмой и восьмой выходы которого подключены к третьему и четвертому управляющим входам счетчика кода числа единиц, первый - четвертый выходы которого подключены к входам соответственно первого - четвертого регистров сдвига, при этом девятый выход блока управления подключен к синхровходам счетчика кода числа единиц первого - четвертого регистров сдвига, причем выход четвертого регистра сдвига подключен к восьмому входу решающего блока и пятому входу счетчика кода числа единиц, а вход четвертого регистра сдвига соединен с девятым входом решающего блока.

Описание изобретения к патенту

Устройство относится к телемеханике и импульсной технике и может быть использовано в системах передачи и обработки дискретной информации для коррекции ошибок, возникающих в каналах связи.

Цель - повышение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема устройства для исправления ошибок при многократном повторении сообщений; на фиг. 2 - вариант выполнения счетчика кода числа единиц; на фиг. 3 - структурная электрическая схема блока управления; на фиг. 4 - блок решающих правил.

Устройство для исправления ошибок при многократном повторении сообщений содержит регистр 1-4 сдвига, счетчик 5 кода числа единиц, блок 6 решающих правил, блок 7 управления.

Счетчик 5 кода числа единиц содеpжит первый элемент НЕ 1, первый и второй элементы ИЛИ 5, третий элемент И 6, второй элемент ИЛИ 7, третий элемент НЕ 8, четвертый и пятый элементы И 9, 10, четвертый элемент НЕ 11, шестой и седьмой элементы И 12, 13, четвертый элемент НЕ 14, третий элемент ИЛИ 15, восьмой элемент И 16, четвертый элемент ИЛИ 17, четвертый элемент НЕ 18, десятый и десятый элементы И 19, 20, первый, второй, третий и четвертый триггеры 21-24. Блок 7 управления содержит элементы И 1-7, элементы ИЛИ 8, 9, RG-триггер 10, n-разрядный счетчик 11, шестиразрядный счетчик 12, дешифратор 13. Блок 6 решающих правил содержит элементы И 1- 6, элемент ИЛИ 7, элементы И 8-19, элементы ИЛИ 20, 21, элементы И 22, 23, элемент ИЛИ 24.

Устройство для исправления ошибок при многократном повторном сообщении работает следующим образом.

На первый вход блока 7 управления поступает импульс, свидетельствующий о том, что из канала связи принят кадр-маркер последовательности повторов сообщения. Этот импульс обнуляет счетчики 11, 12. На второй вход блока 7 управления приходит импульс, свидетельствующий о наличии маркера повтора. С этого момента на первом выходе появляется управляющий потенциал П1, П7. Первый синхроимпульс поступает на синхровход счетчика кода числа единиц и синхровходы регистров. Одновременно с первым синхроимпульсом на первый (информационный) вход счетчика кода числа единиц поступает первый информационный символ первого повтора. Если первый элемент "1", то триггер 21 под воздействием синхроимпульса перебросится в "1" и в регистр RG 1 запишется "1", после чего по срезу синхроимпульса триггер обнулится. Таким образом по окончанию первого повтора он окажется записанным в регистр RG 1. Далее следует пауза, соответствующая длительности маркера повтора.

После окончания маркера второго повтора на синхровход счетчика входа числа единиц поступает первый синхроимпульс одновременно с информационным импульсом, поступающим на первый вход счетчика, на второй вход которого поступает первый символ первого повтора из регистра RG 1 (благодаря отсутствию управляющего потенциала П1). Если первый элемент обоих повторов "1", то в регистр RG 1 записывается "1", а в регистр RG 2 - "0", если один из элементов повторов "0", а другой "1", то в регистр RG 1 записывается "1", а в регистр RG 2 - "0", после окончания синхроимпульса триггеры 21, 22 обнуляются и готовы к приему следующих символов.

После окончания двух повторов в регистры RG 1, RG 2 записан код числа единиц двух повторов и начинается пауза, соответствующая длительности маркера повтора. С приходом элементов третьего повтора с выходов регистров RG 1 и RG 2 на второй и третий входы счетчика 5 числа единиц поступает код числа единиц первого и второго повторов, продвигаемых синхроимпульсами с блока 7 управления. На счетчике 5 кода числа единиц формируется код числа единиц трех повторов сообщения, который с выходов триггеров 21, 22 записывается в регистры RG 1 и RG 2 и одновременно с выхода триггера 22 поступает на пятый вход блока 6 решающих правил, где с помощью управляющего потенциала П5 идет на выход устройства. Это и есть результат мажоритарной обработки "по трем" первых трех повторов.

С этого момента управляющий потенциал П7, подаваемый на третий управляющий вход счетчика 5 кода единиц, прекращается. В последующих трех (четвертом, пятом, шестом) повторах будет осуществляться перезапись кода числа единиц первых трех повторов в регистрах RG 1, RG 2 с выхода через счетчик 5 кода числа единиц на вход каждого регистра без изменений. После окончания четвертого повтора он будет записан в регистр RG 3.

В регистрах RG1-RG2 записан код числа единиц первых трех повторов.

Первый элемент пятого повтора поступает на счетчик 5 кода числа единиц одновременно с первым элементом четвертого повтора, подаваемого с выхода регистра RG 3 на четвертый вход счетчика 5 кода числа единиц. После каждого символа триггеры 21-24 обнуляются, что дает посимвольную обработку информации. Код числа единиц четвертого и пятого повторов с третьего и четвертого выходов счетчика 5 кода числа единиц поступает одновременно на входы регистров RG 1, RG 2 и на седьмой, десятый входы блока 6 решающих правил, на второй и пятый входы которого поступает код числа единиц первого, второго и третьего повторов, записанный в регистрах RG 1, 2. С помощью управляющего потенциала П3 и элементов 15-19, 21, 23 блока 6 решающих правил результат мажоритарной обработки "по пяти" идет на выход устройства. По окончанию пятого повтора в регистрах RG 1, RG 2 записан код числа единиц первых трех повторов, в регистрах RG 3, RG 4 - код числа единиц четвертого и пятого повторов.

С началом шестого повтора в счетчике 5 кода числа единиц на выходах триггеров 23, 24 формируется код числа единиц четвертого, пятого, шестого повторов, причем с четвертого выхода счетчика 5 кода числа единиц на девятый вход блока 6 решающих правил подается результат мажоритарной обработки "по трем" с помощью управляющего потенциала П6 и элемента И 10, который подается на выход устройства. Окончился шестой повтор: в регистрах RG 1, RG 2 - код числа единиц первого, второго, третьего повторов; в регистрах RG 3, RG 4 - код числа единиц четвертого, пятого и шестого повторов.

Первый элемент седьмого повтора поступает одновременно на первый вход счетчика кода числа единиц и на первый вход блока 6 решающих правил. С выходов регистров RG 1, RG 2, RG 3, RG 4 на входы 3, 4, 6, 8 блока 6 решающих правил подаются элементы кода числа единиц первых трех и вторых трех повторов. С помощью управляющего потенциала П1 и элементов 1-9 счетчика 5 кода числа единиц принимается решение мажоритарной обработки по семи; которое через элемент ИЛИ 24 подается на выход устройства. Поступая на первый вход счетчика 5 кода числа единиц, седьмой повтор записывается в регистр RG 1. По окончанию седьмого повтора в регистрах RG 3, RG 4 записан код числа единиц четвертого, пятого, шестого повторов, в регистре RG 1 - седьмой повтор, регистр RG 2 обнулен управляющим потенциалом П1.

После этого процесс обработки информации возобновляется.

Класс H03M5/00 Преобразование формы представления отдельных цифр

способ преобразования фазоманипулированного кода в бинарный -  патент 2522978 (20.07.2014)
способ и устройство для демодуляции канального кода -  патент 2521299 (27.06.2014)
способ кодирования и декодирования информации на основе запрета определенных последовательностей данных -  патент 2491716 (27.08.2013)
способ преобразования двоичного сигнала в пятиуровневый сигнал -  патент 2428787 (10.09.2011)
способ кодирования электромагнитного излучения и устройство кодирования -  патент 2416159 (10.04.2011)
способ демодуляции сигнала в манчестерском коде -  патент 2394368 (10.07.2010)
способ генерации и проверки подлинности электронной цифровой подписи, заверяющей электронный документ -  патент 2392736 (20.06.2010)
способ логического дифференцирования аналоговых сигналов, эквивалентных двоичному коду, и устройство для его реализации -  патент 2375749 (10.12.2009)
функциональная структура избирательного логического дифференцирования аргументов формата двоичной системы f(2n) -  патент 2373640 (20.11.2009)
способ логического дифференцирования аналоговых сигналов, эквивалентных двоичному коду, и устройство для его реализации -  патент 2361269 (10.07.2009)
Наверх