Параллельно-последовательное преобразование или наоборот – H03M 9/00
Раздел H ЭЛЕКТРИЧЕСТВО
H03 Электронные схемы общего назначения
H03M Кодирование, декодирование или преобразование кода вообще
H03M 9/00 Параллельно-последовательное преобразование или наоборот
Патенты в данной категории
| СДВИГАЮЩИЙ РЕГИСТР
Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия и расширении перечня выполняемых элементарных операций (ЭО). Сдвигающий регистр (СР) содержит в каждом разряде два RS-триггера (5, 6), четыре логических элемента И (1-4), два элемента ИЛИ (7, 8), информационный вход (15), информационные выходы (16), шины управления приемом кода в триггеры (9, 10). Сдвигающий регистр позволяет повысить быстродействие в 2 раза и расширить перечень выполняемых ЭО в 5 (пять) раз, при этом число входов логических элементов СР увеличивается на 20% по сравнению с известными устройствами. 1 з.п. ф-лы, 2 ил. |
2344498 выдан: опубликован: 20.01.2009 |
|
| РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА ВЛАСОВА
Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является упрощение устройства, расширение перечня выполняемых операций и повышение быстродействия вычислений при минимальных затратах оборудования. Каждый разряд устройства содержит один RS-триггер, восемь элементов И, три элемента ИЛИ, четыре элемента НЕ, шесть шин управления. 1 з.п. ф-лы, 1 ил. |
2309536 выдан: опубликован: 27.10.2007 |
|
| ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА В ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ КОД Изобретение относится к вычислительной технике. Технический результат заключается в упрощении преобразователя и расширении его функциональных возможностей. Устройство обеспечивает преобразование входного последовательного кода в ряде длин кодов с выдачей результата операции фрагментами параллельно-последовательного кода с обнаружением информационной ошибки и сбоя битовой синхронизации и формирование сигнала готовности результата с помощью обнаружения паузы с программируемым порогом. 2 ил. | 2220502 выдан: опубликован: 27.12.2003 |
|
| ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ КОД Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования последовательного двоичного кода в параллельный код. Техническим результатом является расширение функциональных возможностей преобразователя путем обеспечения возможности программирования длины преобразования, формирования сигналов контроля, увеличения длительности времени готовности и формирования сигнала готовности за счет обнаружения паузы по отсутствию сдвиговых импульсов битовой синхронизации с помощью программируемого порога. Устройство содержит сдвиговый регистр, счетчик битов, буферный регистр, компаратор, обнаружитель паузы, блок контроля, формирователь импульсов записи информации в буферный регистр. 4 ил. | 2188502 выдан: опубликован: 27.08.2002 |
|
| ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети. Техническим результатом является расширение области использования преобразователя и сокращение объема его оборудования. Устройство содержит счетчик, сдвигатель, три элемента И-НЕ, триггер пуска, компаратор, элемент ИЛИ-НЕ, шесть элементов И. 2 ил. | 2187887 выдан: опубликован: 20.08.2002 |
|
ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ
Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам. Техническим результатом является расширение возможной области применения преобразователя параллельного кода в последовательный путем реализации функциональной возможности оперативно перераспределять исходящие информационные потоки между несколькими прозрачными каналами, предоставляемыми первичной сетью связи при переменном их числе и изменяющейся величине максимальной пропускной способности. Результат достигается тем, что преобразователь параллельного кода в последовательный содержит генератор импульсов, М регистров сдвига, счетчиков, коммутаторы, L D-триггеров, где М  L и М = 2,3, ..., а L = 2,3,... Благодаря новой совокупности существенных признаков, заключающихся во введении новых информационных и управляющих связей между элементами преобразователя, появляется возможность получить несколько (L) последовательностей цифровых сигналов на его выходах с произвольным их числом и произвольной переадресацией между ними входных сигналов. 1 з.п.ф-лы, 10 ил.
|
2121754 выдан: опубликован: 10.11.1998 |
|
| УНИВЕРСАЛЬНОЕ УСТРОЙСТВО КОДИРОВАНИЯ СИГНАЛОВ Изобретение относится к вычислительной технике и может найти применение в радиолокационных станциях одновременного сопровождения по дальности путем математического стробирования больщого количества объектов различной протяженности и в других системах цифровой обработки сигналов с различным целевым назначением. техническим результатом является увеличение количества последовательных кодов (сигналов), преобразуемых в математических стробах фиксированной разрядности в параллельные коды за один цикл временной развертки, и точности кодирования за счет возможности преобразования сигналов при минимальном интервале между соседними стробами, преобразования сигналов большой длительности, произвольного доступа к памяти для записи кодов сигналов, многократного увеличения количества и максимальной длительности сигналов при наращивании устройства, расширения области применения устройства за счет возможности выбора максимальной частоты дискретизации, кодирования большого количества сигналов различной длительности с оптимальной частотой дискретизации и чтения кодов сигналов предыдущей временной развертки в процессе текущей. для этого в устройство введены формирователь управляющих сигналов для выработки управляющих сигналов обмена с цифровой вычислительной машиной (ЦВМ), блок регистров памяти для записи хранения и выдачи 2m кодов ожидаемой дальности объектов, находящихся на одном пеленге, устройство выбора для записи, хранения и выдачи кодов номера строба и частоты дискретизации видеосигналов (ВС) и формирователь стробов для адресации памяти и управления записью кодов ВС в двухадресное оперативное запоминающее устройство, размещаемое в адресном поле ЦВМ. 2 з.п. ф - лы, 3 ил. | 2037270 выдан: опубликован: 09.06.1995 |
|
| УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ Устройство преобразования последовательного кода в параллельный относится к вычислительной технике и может быть использовано для преобразования биполярного трехуровневого последовательного кода в однополярный параллельный код. Изобретение позволяет повысить скорость передачи информации за счет сокращения времени передачи информационного бита. Для этого устройство содержит согласующий трансформатор, два однополупериодных выпрямителя, два элемента НЕ, два D-триггера, пять элементов ИЛИ - НЕ, таймер, счетчик, счетчик по модулю два, дешифратор, элемент И и сдвиговый регистр. Наличие двух D-триггеров и таймера позволяет снизить вероятность потери информации в канале связи за счет повышения помехозащищенности устройства. 2 ил. | 2025048 выдан: опубликован: 15.12.1994 |
|
| ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных между устройствами. Цель изобретения - повышение точности и быстродействия преобразователя, а также расширение его области применения за счет возможности преобразования слов различной длины. Преобразователь содержит распределитель 1 импульсов, формирователь 2 серии импульсов, триггер 3, первый, второй и третий счетчики 4 - 6, входной регистр 7, блок 8 памяти, выходной регистр 9, блок выходных ключей 10, элементы ИЛИ 11 - 14, элементы И 15 - 18, блок 19 контроля записи информации, формирователь 20 импульсов, блок 21 кода начального состояния и блок 22 формирования сигнала готовности. 1 ил. | 2007865 выдан: опубликован: 15.02.1994 |