Преобразование кода, в котором информация представлена заданной последовательностью цифр или числом, в код, где та же информация представлена последовательностью цифр или числом, отличными от заданных: ..в системе счисления с двумя основаниями, например двоично-десятичный код – H03M 7/12
Патенты в данной категории
| СПОСОБ ДЕКОДИРОВАНИЯ МАНЧЕСТЕРСКОГО СИГНАЛА
Настоящее изобретение относится к технике цифровой обработки сигналов и предназначено для декодирования сигналов, закодированных в коде Манчестер-II. Способ декодирования манчестерского сигнала включает выборку входного манчестерского сигнала с известной частотой передачи на тактовой частоте выборки, не превышающей 3-кратную частоту передачи, на которой осуществляется дополнительно выборка входного манчестерского сигнала в середине такта выборки, а декодирование осуществляется по полученной последовательности логических сигналов, соответствующих уровню входного манчестерского сигнала в начале и середине такта выборки, с помощью конечного автомата, который выдает декодированные данные и сигнал готовности данных, а также дополнительно выдает сигналы "пауза" и "ошибка данных", причем сигнал "пауза" выдается в конце передачи пакета данных, сбрасывается - в начале, сигнал "ошибка данных" выдается, если конечный автомат не смог однозначно декодировать данные. Технический результат - декодирование манчестерского сигнала на частоте работы декодера, не превышающей трехкратную частоту передачи, а также распознавание начала передачи пакета данных и пауз между ними, при джиггере входного сигнала, достигающем ±0.16(6) периода передачи данных. 4 ил. |
2493650 патент выдан: опубликован: 20.09.2013 |
|
| УСТРОЙСТВО ДЛЯ ИНДИКАЦИИ С УВЕЛИЧЕННОЙ ИНФОРМАЦИОННОЙ ЕМКОСТЬЮ
Изобретение относится к технике отображения цифровой информации. Его использование в приборах цифрового визуального отсчета измеряемых величин позволяет получить технический результат в виде увеличения информационной емкости цифрового индикатора до ста и даже ста двадцати десятичных единиц на одном знакоместе. Устройство содержит счетчики младшего и старшего разрядов, преобразователи кода младшего и старшего разрядов и семисегментный индикатор. Технический результат достигается благодаря тому, что преобразователь кода младшего разряда предназначен для преобразования состояния счетчика младшего разряда в четырехпозиционный код “А” или в четырехпозиционный код “У-10”, отображаемые на семисегментном индикаторе знаками согласно фиг. 8, а преобразователь кода старшего разряда предназначен для выдачи управляющих сигналов на преобразователь кода младшего разряда для управления высвечиванием соответствующих групп сегментов семисегментного индикатора и для выдачи управляющих сигналов на вывод децимальной точки и на аноды зеленого цвета свечения и красного цвета свечения семисегментного индикатора. 13 ил.
|
2249912 патент выдан: опубликован: 10.04.2005 |
|
| УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ ИЗ ДЕСЯТИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ В ДВОИЧНУЮ
Устройство относится к области вычислительной техники и может быть использовано в процессорах, где предусмотрена аппаратная реализация преобразований из одной системы счисления в другую. Техническим результатом является сокращение в 2 раза времени преобразования. Указанный результат достигается за счет введения в устройство, содержащее регистры десятичного и двоичного числа, двоичный сумматор и счетчик тактов, двоичного вычитающего устройства, преобразователя кода и мультиплексора байтов. 2 ил., 1 табл.
|
2248094 патент выдан: опубликован: 10.03.2005 |
|
| ПРЕОБРАЗОВАТЕЛЬ КОДА В СИГНАЛ С ВРЕМЕННОЙ МОДУЛЯЦИЕЙ Изобретение относится к технике преобразования цифровых величин в аналоговые и может быть использовано в цифроаналоговых преобразователях, в том числе и со значительным уровнем выходной мощности. Техническим результатом предложения является повышение основных частот спектра получаемого сигнала с временной модуляцией и снижение амплитуд низкочастотных составляющих спектра. Предлагаемый преобразователь кода в сигнал с временной модуляцией содержит n-разрядный регистр для приема и хранения преобразуемого кода, n-разрядный счетчик с шиной входа тактовых импульсов и блок сравнения кодов, в котором повышение основных энергонесущих частот спектра получаемого сигнала при неизменной тактовой частоте обеспечивается введением m элементов И, m-входового элемента ИЛИ, элемента И и элемента ИЛИ. В предложенном преобразователе при неизменной тактовой частоте по сравнению с прототипом происходит увеличение частоты основной гармоники в 16 раз, а снижение амплитуды низкочастотной компоненты не менее, чем в 80 раз, что обеспечивает улучшение условий фильтрации сигнала. 2 ил. | 2089044 патент выдан: опубликован: 27.08.1997 |
|
| ПРЕОБРАЗОВАТЕЛЬ ЧЕТЫРЕХРАЗРЯДНОГО ДВОИЧНОГО КОДА В ДВОИЧНО- ДЕСЯТИЧНЫЙ КОД Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах отображения цифровой информации. Преобразователь четырехразрядного двоичного кода в двоично-десятичный код обеспечивает расширение функциональных возможностей с одновременным упрощением схемного решения, что достигается включением в состав преобразователя мажоритарных элементов 1,3,4,7, входы которых связаны с управляющими входами преобразователя, а выходы через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5,6,8 обеспечивают выдачу двоично-десятичной информации на выходе преобразователя. Тем самым данный преобразователь обеспечивает в отличие от существующих формирование как первой тетрады двоично-десятичного кода, соответствующей разряду единиц десятичного числа, так и младшего разряда второй тетрады, соответствующей разряду десятков десятичного числа, что позволяет использовать данный преобразователь в схемах индикации для управления работой двух десятичных цифровых индикаторов. 1 табл. 1 ил. | 2040115 патент выдан: опубликован: 20.07.1995 |
|
| ФОРМИРОВАТЕЛЬ АДРЕСА Изобретение относится к автоматике и дискретным системам, выполняемым по принципу жесткой логики, и может быть использовано в средствах отображения инструкций по поступающим в цифровом двоичном коде данным. Целью изобретения является его упрощение. Указанная цель в устройстве, содержащем регистр, первый и второй элемент И, элемент задержки, достигается путем дополнения его первым, вторым, третьим и четвертым счетчиками, ждущим генератором, первым и вторым элементом ИЛИ и блоком сравнения. 2 ил., 1 табл. | 2025046 патент выдан: опубликован: 15.12.1994 |
|
| УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДОВ Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для осуществления преобразования прямого кода в обратный и дополнительный, для осуществления операции прямого и обратного счета при подсчете предметов, а также для осуществления реверсивного счета импульсов, поступающих по раздельным входам суммирования и вычитания. Цель - расширение области применения. Преобразователь кодов содержит входы преобразования прямого кода в дополнительный 1, преобразования прямого кода в обратный 2, разряды 4-1, ..., 4-n, триггеры 5 со счетными входами T, элементы И 6, элементы ИЛИ 3, 7, 8, формирователи 9, 11 импульсов, вход 10 суммирования, вход 12 вычитания. 1 ил. | 2022468 патент выдан: опубликован: 30.10.1994 |
|
РЕВЕРСИВНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ
Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных машинах для построения преобразователей больших потоков двоично-десятичной и двоичной информации. Целью изобретения является упрощение реверсивного преобразователя двоично-десятичного кода в двоичный. Реверсивный преобразователь двоично-десятичного кода в двоичный содержит m масштабирующих сумматоров 11-1m  , где n - число разрядов входного входа; k - число разрядов входного кода, обрабатываемых одним масштабирующим сумматором; ]x[ - ближайшее целое, большее или равное (X), (m+1) k-разрядных преобразователей 21-2m+1 и коммутатор 3. На основе изобретения возможно построение конвейерных структур для преобразования кодов с любым количеством ступеней конвейера путем размещения регистров между масштабирующими сумматорами и подачей на входы преобразователя соответствующих групп разрядов, принадлежащих различным операндам. 1 ил.
|
2022467 патент выдан: опубликован: 30.10.1994 |
|
| ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов. Цель изобретения - упрощение устройства за счет исключения одного типа счетчиков. Цель достигается тем, что в преобразователь, содержащий шифратор, генераторы импульсов, двоичный счетчик, двоично-десятичный счетчик и дешифратор нуля, введены одновибратор, триггер и элемент ИЛИ, двоично-десятичный счетчик выполнен с управляемым модулем счета. 2 ил. | 2019033 патент выдан: опубликован: 30.08.1994 |
|
| ПРЕОБРАЗОВАТЕЛЬ КОДОВ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых вычислительных машин и устройств дискретной автоматики. Целью изобретения является расширение функциональных возможностей за счет обеспечения однотактовой операции подсчета количества единиц во входном коде с выдачей результата в параллельном коде. Преобразователь кодов выполнен в виде матрицы 1 итеративной сети, состоящей из 1+log2n строк 2, каждая из которых выполнена в виде групп элементов И 71...7n и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 61...6n и содержит управляющий вход 5, информационные входы 4 и выходы 3 числа единиц во входном коде. 1 ил. | 2012135 патент выдан: опубликован: 30.04.1994 |
|
| ПРЕОБРАЗОВАТЕЛЬ КОДОВ Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобразования хранимого кода в обратный или дополнительный, для выполнения операций прямого и обратного счета в стандартном и нестандартном двоичном коде, а также для формирования прямой и обратной последовательностей кодовых комбинаций кода Грея. Цель изобретения - расширение функциональных возможностей за счет обеспечения формирования прямой и обратной последовательностей кода Грея. Преобразователь содержит разряды 1, каждый из которых включает в себя триггер 2, элементы И 3, 4, 7, элемент ИЛИ 5. 1 табл. , 1 ил. | 2007031 патент выдан: опубликован: 30.01.1994 |
|