Преобразование формы представления отдельных цифр: ..импульсов, имеющих три уровня – H03M 5/16

Предлагаемым изобретением решается задача комплексного расширения функциональных возможностей декодера и обеспечение его помехоустойчивости с помощью непрерывной последовательности входных тактовых импульсов IC за счет помехоустойчивого формирования выходного синхронизированного сигнала OZ последовательного двоичного кода и выходных синхросигналов битовой синхронизации OCZ, паузы OPZ и начала паузы ОРС для кода RZ или ВТК с помощью заградительной фильтрации асинхронного трехуровневого кодированного сигнала Z(1:0) как помехи при длительности каждого изменения этого сигнала, не превышающей пороговой длительности P·Tic для Р 1, где Р - пороговое число, Tic - длительность периода тактовых импульсов IC. Декодер содержит триггеры (1-4), приемник-преобразователь (5), вход (6) трехуровневого кодированного сигнала, элементы ИЛИ-НЕ (7-9), синхронный счетчик (10), элементы ИЛИ (11-13), элемент задержки (14), элементы И (15-16), элементы Исключающее ИЛИ (17-18), регистр (19), компаратор (20), элементы И-НЕ (21-24), вход (25) выбора типа декодируемого трехуровневого кодированного сигнала, тактовый вход (26), кодовый вход (27) порога обнаружения паузы, кодовый вход (28) порога обнаружения синхросигнала, первый выход, являющийся выходом триггера (1) и синхронизированного сигнала OZ последовательного двоичного кода, и второй, третий и четвертый выходы, являющиеся соответственно выходами элемента (15), триггера (3) и элемента (9) и выходами синхросигналов битовой синхронизации OCZ, паузы OPZ и начала паузы ОРС соответственно. 1 ил.

Изобретение относится к области вычислительной техники и предназначено для приема цифрового дифференциального сигнала последовательного самосинхронизирующегося кода RZ с преобразованием в выходной сигнал последовательного двоичного кода и асинхронный сигнал битовой синхронизации с последующим помехоустойчивым формированием выходных синхросигналов битовой синхронизации, начала паузы и паузы с помощью входной непрерывной последовательности тактовых импульсов. Техническим результатом является расширение функциональных возможностей декодера и повышение его помехоустойчивости. Устройство содержит приемник-преобразователь, двоичный счетчик, элементы И, элемент И-НЕ, элементы ИЛИ-НЕ, цифровой компаратор, триггеры, двухразрядный сдвиговый регистр, входы первой и второй компонент цифрового дифференциального сигнала, начального сброса, тактовый, Логической «1», кодовые входы порога обнаружения паузы и программирования положения начала синхросигнала битовой синхронизации относительно начала асинхронного сигнала битовой синхронизации, четыре выхода. 1 ил.

Изобретение относится к области вычислительной техники для приема дифференциального двухуровневого кодированного сигнала двоичного последовательного самосинхронизирующегося кода с преобразованием в двухразрядный цифровой сигнал и последующим помехоустойчивым выполнением полной функции синхронизации этого сигнала с помощью входной непрерывной последовательности тактовых импульсов. Технический результат заключается в повышении помехоустойчивости за счет помехоустойчивого формирования выходного синхронизированного сигнала и выходных синхросигналов битовой синхронизации, начала паузы и паузы с заградительной фильтрацией, синхронизации двухразрядного цифрового сигнала двухуровневого кода 1В2В как помехи при длительности каждого изменения этого сигнала, не превышающей пороговой длительности P·Tic для Р 2, где Р - пороговое число, Tic - длительность периода тактовых импульсов. Устройство содержит приемник-преобразователь (6), входы (19, 20) первой и второй компонент дифференциального двухуровневого кодированного сигнала, триггеры (1-5), элементы И-НЕ (7, 8), И (21-24), ИЛИ (15-17), ИЛИ-НЕ (11-13), элементы Исключающее ИЛИ (9-10), асинхронный элемент задержки (14) и тактируемый элемент задержки (27), тактовый вход (18) и четыре выхода. 1 ил.

Изобретение относится к устройствам для передачи данных и может быть использовано в синхронных телекоммуникационных системах. Технический результат - повышение скорости передачи данных. Устройство содержит подключенные к противоположным сторонам линии связи блоки передачи и приема данных. Блок передачи данных содержит блок стаффинга и скремблер, блок приема данных - дескремблер и блок дестаффинга. Технический результат достигается благодаря одновременному распознаванию блоками передачи и приема данных в скремблированном потоке битов определенных кодов, которые формируются в случайные (заранее не известные) моменты времени. Эти моменты, во-первых, служат ориентирами при сортировке битов, принадлежащих разным каналам, и, во-вторых, используется для синхронной установки генераторов псевдослучайных последовательностей битов скремблера и дескремблера в одинаковые состояния. Таким образом, из потока данных исключаются служебные биты разделения потока по каналам и служебные информационные кадры, предназначенные для кодовой синхронизации дескремблера со скремблером. 2 з.п. ф-лы, 16 ил.

Изобретение относится к информатике и может использоваться в цифровых системах передачи информации и радиосвязи. Достигаемый технический результат - создание высокоскоростного кода, способного частично решить проблему перегруженности передающих линий. В способе передачи информации передаваемый сигнал формируют, используя источник сообщений, который содержит два одинаковых по длительности двухуровневых символа с одинаковой вероятностью их выбора, а также два одинаковых по длительности дополнительных символа с добавленным третьим электрическим уровнем, при этом бит логической единицы кодируют как положительным, так и отрицательным перепадами сигнала в середине битового интервала, а бит логического нуля - как положительным, так и отрицательным перепадами сигнала на первой трети битового интервала с добавлением третьего уровня. 8 ил.