Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры: .с использованием полупроводниковых приборов – G11C 19/28

МПКРаздел GG11G11CG11C 19/00G11C 19/28
Раздел G ФИЗИКА
G11 Накопление информации
G11C Запоминающие устройства статического типа
G11C 19/00 Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры
G11C 19/28 .с использованием полупроводниковых приборов

Патенты в данной категории

СДВИГОВЫЙ РЕГИСТР

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение возможности двунаправленной передачи информации и минимизация занимаемой площади кристалла БИС. Устройство содержит ячейки, каждая из которых состоит из двух коммутирующих и информационного p-МОП транзисторов, p-МОП транзисторов управления нагрузкой, нагрузочного p-МОП транзистора, варактора, тактовых шин, шины нулевого потенциала, а также двух дополнительных p-МОП транзисторов управления нагрузкой в нечетной ячейке или второго варактора в четной ячейке. 3 ил.

2527188
патент выдан:
опубликован: 27.08.2014
ТРИГГЕР, РЕГИСТР СДВИГА, СХЕМА ВОЗБУЖДЕНИЯ УСТРОЙСТВА ОТОБРАЖЕНИЯ, УСТРОЙСТВО ОТОБРАЖЕНИЯ И ПАНЕЛЬ УСТРОЙСТВА ОТОБРАЖЕНИЯ

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства. Триггер содержит первый (p-типа), второй (n-типа), третий (p-типа) и четвертый (p-типа) транзисторы; входные клеммы; первую и вторую выходные клеммы, первый и второй транзисторы составляют первую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, третий и четвертый транзисторы составляют вторую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, первая выходная клемма соединена с затворной стороной первой КМОП-схемы и стоковой стороной второй КМОП-схемы, вторая выходная клемма соединена с затворной стороной второй КМОП-схемы и стоковой стороной первой КМОП-схемы, по меньшей мере, один входной транзистор, включенный в группу указанных транзисторов с первого по четвертый, исток входного транзистора соединен с одной из входных клемм. 9 н. и 30 з.п. ф-лы, 75 ил.

2507680
патент выдан:
опубликован: 20.02.2014
СДВИГОВЫЙ РЕГИСТР И ДИСПЛЕЙНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике. Технический результат заключается в подавлении шумов каждого вывода разряда без увеличения размера схемы. Сдвиговый регистр содержит одну или более схем каскадного соединения, в каждой из которых разряды соединены друг с другом каскадом с обеспечением возможности передачи импульса сдвига, причем по меньшей мере одна из указанных одной или более схем каскадного соединения содержит в числе своих разрядов группу последовательных разрядов, а каждый разряд группы последовательных разрядов содержит первый выходной транзистор, второй выходной транзистор, первый конденсатор, второй конденсатор, входной вентиль, первый переключающий элемент, второй переключающий элемент, третий переключающий элемент, четвертый переключающий элемент и пятый переключающий элемент. 3 н. и 8 з.п. ф-лы, 16 ил.

2493621
патент выдан:
опубликован: 20.09.2013
СДВИГОВЫЙ РЕГИСТР, УСТРОЙСТВО ОТОБРАЖЕНИЯ, СНАБЖЕННОЕ ТАКОВЫМ, И СПОСОБ ВОЗБУЖДЕНИЯ СДВИГОВОГО РЕГИСТРА

Изобретения относятся к сдвиговому регистру и могут быть использованы в схеме возбуждения устройства отображения активного матричного типа. Техническим результатом является улучшение качества изображения за счет исключения перекрестной помехи. Сдвиговый регистр, содержащий множество бистабильных схем, имеющих первое состояние и второе состояние и последовательно присоединенных друг к другу, при этом множество бистабильных схем последовательно помещаются в первое состояние на основании двухфазных тактовых сигналов, включающих в себя первый и второй тактовые сигналы, при этом первый и второй тактовые сигналы подаются из внешнего источника каждой бистабильной схемы и периодически повторяют высокоуровневый потенциал и низкоуровневый потенциал, при этом каждая бистабильная схема включает в себя выходной вывод, который выдает сигнал состояния, шесть тонкопленочных транзисторов. 4 н. и 9 з.п. ф-лы, 17 ил.

2488180
патент выдан:
опубликован: 20.07.2013
РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА ВЛАСОВА

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. Техническим результатом является упрощение устройства, расширение перечня выполняемых операций и повышение быстродействия вычислений при минимальных затратах оборудования. Каждый разряд устройства содержит один RS-триггер, восемь элементов И, три элемента ИЛИ, четыре элемента НЕ, шесть шин управления. 1 з.п. ф-лы, 1 ил.

2309536
патент выдан:
опубликован: 27.10.2007
Наверх