Устройства для программного управления, например блоки управления: ..микроуправление или устройства с микропрограммой – G06F 9/22
Раздел G ФИЗИКА
G06 Вычисление; счет
G06F Обработка цифровых данных с помощью электрических устройств
G06F 9/00 Устройства для программного управления, например блоки управления
G06F 9/22 ..микроуправление или устройства с микропрограммой
Патенты в данной категории
| РАЗВЕРТЫВАНИЕ ОБРАЗА МИКРОПРОГРАММЫ ПРИ НАЛИЧИИ МНОЖЕСТВА СОБСТВЕННИКОВ
Изобретение относится к развертыванию базовой системы ввода/вывода (БИОС) и другого кода микропрограмм в компьютерных системах. Техническим результатом является повышение верификации микропрограмм. Реализуемый компьютером способ для развертывания подписанного корневого образа микропрограммы включает в себя получение подписанного образа микропрограммы, который содержит первый кодовый модуль, подписанный владельцем первого кода, и список управления доступом, который авторизирует владельца первого кода для обновления первого кодового модуля. Способ также включает в себя этап получения обновленного первого кодового модуля, содержащего обновленный код для первого кодового модуля, и обновленного списка управления доступом, делегирующего полномочия для обновления первого кодового модуля от собственника первого кода к собственнику второго кода. Кроме того, согласно способу осуществляется подтверждение того, что обновленный первый кодовый модуль подписывается владельцем второго кода и что владелец второго кода является авторизированным для обновления на основе части списка управления доступом. 4 н. и 6 з.п. ф-лы, 11 ил. |
2510952 патент выдан: опубликован: 10.04.2014 |
|
| САМОКОНТРОЛИРУЕМЫЙ АВТОМАТ
Изобретение относится к вычислительной технике. Технический результат заключается в повышении точности самоконтролируемости. Устройство содержит операционное устройство, четыре запоминающих регистра, три комбинационных схемы, блок схем ИЛИ, блок принятия решений, блок синхронизации, первый, второй и третий триггеры, блок схем для параллельной парафазной передачи результата, первый и второй счетчики, блок кодирования, элемент И, второй, третий и четвертый блоки схем И, блок сравнения, причем блок синхронизации имеет выходы микрокоманд синхронизации B1B2 |
2502121 патент выдан: опубликован: 20.12.2013 |
|
| ОБРАБОТКА ЭЛЕКТРОННЫХ ЧЕРНИЛ
Изобретение относится к обработке электронных чернил. Изобретение обеспечивает обработку электронных чернил без прерывания ввода электронных чернил. Интерфейс прикладного программирования создает экземпляр объекта анализатора чернил, который принимает данные документа для документа, содержащего содержимое электронных чернил, от программного приложения, вмещающего документ и выполняющегося в первом потоке обработки. Объект анализатора чернил затем использует первый поток для выполнения копии данных документа, предоставляет копию данных документа процессу анализа электронных чернил и возвращает управление первым потоком обработки процессу анализа, при этом программное приложение сконфигурировано для приема новых данных документа во время выполнения процесса анализа электронных чернил. После того как процесс анализа проанализирует электронные чернила, объект анализатора чернил согласовывает результаты процесса анализа с текущими данными документа для документа. 4 н. и 15 з.п. ф-лы, 28 ил. |
2358308 патент выдан: опубликован: 10.06.2009 |
|
| УСТРОЙСТВО ПРОГРАММНОГО УПРАВЛЕНИЯ
Устройство относится к автоматике и вычислительной технике и может быть использовано в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска М-системы при "зависании" прикладной программы устройства. Техническим результатом является сокращения напрасных потерь рабочего времени устройства при каждом "зависании" его прикладной программы или кратковременном возникновении сигнала аварии основного источника питания за счет автоматического перезапуска устройства по импульсу сброса, который генерируется в процессе аппаратного обнаружения любого из этих событий и исключения тестирования М-системы при идентификации события как кратковременной аварии основного источника напряжения питания. Устройство содержит блок программного управления, управляющие входы и выходы, кодовый выход адреса и двунаправленную кодовую шину данных системой магистрали, входы сигналов сброса и аварии основного источника напряжения питания, источник коммутируемого напряжения, шину основного источника напряжения питания и шину резервного источника напряжения питания, технологический управляющий вход, пороговый элемент, прерыватель и управляемый формирователь импульсов. 3 ил. |
2261470 патент выдан: опубликован: 27.09.2005 |
|
| МОДУЛЬ СИСТЕМЫ МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации. Технической задачей изобретения является повышение оперативности синхронизации параллельных участков микропрограмм в системе микропрограммного управления на основе минимизации времени между моментом завершения параллельных участков и моментом появления соответствующего сигнала - признака. Устройство содержит блок памяти микропрограмм, блок формирования адреса микрокоманд, регистр микрокоманд, с первого по р-й регистры передачи управления, триггер управления, генератор тактовых импульсов, счетчик выборки, счетчик опроса, дешифратор выборки, дешифратор опроса, триггер блокировки, триггер, первую и вторую группы из p блоков тристабильных элементов, группу их p элементов ИЛИ - НЕ, с первой по третью группы из р элементов И, с первого по девятый элементы И, первый, второй и третий элементы ИЛИ, группу из p элементов задержки, три элемента задержки, одновибратор, шину передачи управления, n линий состояния параллельных участков, регистр вектора соответствия, дешифратор номера вершины синхронизации, четвертую группу из n элементов И, группу из n элементов ИЛИ. 4 ил. | 2152071 патент выдан: опубликован: 27.06.2000 |
|
| МОДУЛЬ МУЛЬТИМИКРОКОНТРОЛЛЕРНОЙ СЕТИ Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления. Технической задачей изобретения является повышение оперативности синхронизации параллельных участков микропрограмм в мультимикроконтроллерной сети за счет минимизации времени между моментом завершения параллельных участков и моментом появления соответствующего сигнала-признака при одновременном упрощении модуля. Устройство содержит блок памяти микропрограмм, регистр микрокоманд, регистр адреса, мультиплексор логических условий, буферный запоминающий блок, два генератора констант, схему сравнения, триггер запуска, коммутатор адреса, два генератора тактовых импульсов, выходной коммутатор, триггер, пять элементов И, пять элементов ИЛИ, одновибратор, три элемента задержки, дешифратор номера вершины синхронизации, три группы элементов И и две группы элементов ИЛИ. 5 ил. | 2151421 патент выдан: опубликован: 20.06.2000 |
|
| УСТРОЙСТВО ПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами. Технический результат заключается в расширении области применения устройства за счет минимизации числа внешних входов и выходов, требуемых для организации взаимодействия с другими аналогичными устройствами в составе системы управления. Технический результат достигается за счет использования двунаправленных линий (входов/выходов) передачи управления, а также за счет того, что устройство содержит блок памяти микрокоманд, счетчик адреса, регистр микроопераций, коммутатор направления приема адреса, триггер режима, шифратор направления приема управления, дешифратор направления передачи управления, счетчик времени задержки, шину микроопераций, четыре элемента ИЛИ, два элемента И, блок тристабильных элементов, группу элементов И-НЕ, блок элементов запрета и триггер запуска. Для взаимодействия каждой пары устройств в составе системы управления требуется одна физическая линия связи. 6 ил., 1 табл. | 2146064 патент выдан: опубликован: 27.02.2000 |
|
| МОДУЛЬ СИСТЕМЫ ПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами. Технический результат заключается в расширении области применения устройства на основе включения дополнительных средств, позволяющих использовать устройство при формировании систем программного управления, обеспечивающих возможность реализации как последовательных, так и параллельных алгоритмов управления при сохранении минимальной сложности межмодульного интерфейса. Технический результат достигается за счет последовательного (временного) кодирования информации, передаваемой через межмодульные линии связи в различных режимах работы системы, а также за счет того, что модуль содержит блок памяти микрокоманд, счетчик адреса, счетчик времени задержки, регистр микроопераций, шифратор адреса, триггер режима, шину микроопераций, коммутатор направления приема адреса, десять элементов И, девять элементов ИЛИ, регистр, шифратор кода синхронизации, схему сравнения, блок тристабильных элементов, две группы триггеров, четыре группы элементов И, три группы элементов ИЛИ, два триггера, два элемента задержки и генератор импульсов. 5 ил. | 2145434 патент выдан: опубликован: 10.02.2000 |
|
| МУЛЬТИМИКРОКОНТРОЛЛЕРНАЯ СИСТЕМА Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ. Техническим результатом изобретения является повышение быстродействия системы путем организации параллельного (одновременного) выполнения анализа и передачи групп управляющих сообщений, поступающих на различные входы каждого из ее модулей. Система содержит множество однотипных модулей, объединенных в матричную структуру. Блок анализа каждого модуля содержит три блока памяти сообщений, элемент И, два элемента ИЛИ и кросс-коммутатор, включающий генератор номера модуля, три схемы сравнения, три группы регистров, триггер управления, генератор тактовых импульсов, счетчик, дешифратор, регистр, три коммутатора, три группы элементов И-НЕ, две группы элементов И, два элемента И-ИЛИ, два триггера, блок элементов И, четыре элемента И, три элемента ИЛИ и одновибратор. 2 з.п. ф-лы, 2 табл., 9 ил. | 2120135 патент выдан: опубликован: 10.10.1998 |
|
| МОДУЛЬ МУЛЬТИМИКРОПРОГРАММНОЙ СИСТЕМЫ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации. Устройство содержит блок памяти микропрограмм, блок формирования адреса микрокоманд, регистр микрокоманд, N регистров передачи управления, триггер управления, два генератора тактовых импульсов, счетчики выборки и опроса, схему сравнения, дешифраторы выборки и опроса, две группы из N блоков тристабильных элементов, группу из N элементов ИЛИ-НЕ, три группы из N элементов И, три элемента ИЛИ, группу из N элементов задержки, одновибратор, формирователь признака принадлежности, счетчик времени ожидания, четыре триггера, два блока тристабильных элементов, элемент ИЛИ-НЕ, тринадцать элементов И, четыре элемента задержки. 1 з.п. ф-лы, 5 ил. | 2116665 патент выдан: опубликован: 27.07.1998 |
|
| МОДУЛЬ МИКРОКОНТРОЛЛЕРНОЙ СЕТИ Изобретение относится к автоматике и вычислительной технике. Применяется при построении высокопроизводительных управляющих и вычислительных систем. Устройство содержит блок памяти микропрограмм, регистры адреса и микрокоманд, мультиплексор логических условий, генератор констант, триггер запуска, первую схему сравнения, первый генератор тактовых импульсов, первый буферный запоминающий блок, коммутатор адреса, первый выходной коммутатор, с первого по третий элементы И, с первого по четвертый элементы ИЛИ, первый элемент задержки и первый одновибратор, регистр-счетчик событий, второй буферный запоминающий блок, второй генератор тактовых импульсов, второй выходной коммутатор, вторую схему сравнения, триггеры переключения каналов, управления синхронизацией и блокировки, элемент ИЛИ-НЕ, триггер, с четвертого по четырнадцатый элементы И, с пятого по седьмой элементы ИЛИ, второй и третий одновибраторы и четыре элемента задержки. 5 ил. | 2112272 патент выдан: опубликован: 27.05.1998 |
|
| МОДУЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к автоматике и вычислительной технике. Применяется при построении систем управления технологическими процессами. Устройство содержит блок памяти микрокоманд, счетчик адреса, регистр микроопераций, счетчик времени задержки, коммутатор направления приема адреса, триггер режима, дешифратор направления передачи управления, шифратор признака микропрограммы, элемент запрета, шину микроопераций, пять элементов ИЛИ, шифратор адреса приема управления, регистр признака микропрограммы, счетчик количества передач управления, триггер настройки, группу элементов ИЛИ, шесть элементов И и элемент задержки. 6 ил. | 2112269 патент выдан: опубликован: 27.05.1998 |
|
| МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности. Устройство содержит блоки постоянной памяти и формирования адреса микрокоманд, регистры состояния, микроопераций, адреса следующей микрокоманды и формата микрокоманды, триггер управления, генератор тактовых импульсов, два элемента И, элемент ИЛИ, одновибратор, два элемента задержки, блок памяти начальных адресов, регистры кода логического условия и кода инициализации, сумматор, схему сравнения, буферный регистр, коммутаторы адреса и кода инициализации, триггеры режима, передачи управления и приема управления, два блока тристабильных элементов, шину передачи управления, три элемента И, шесть элементов ИЛИ, элемент ИЛИ-НЕ и четыре одновибратора. 1 з.п. ф-лы, 1 табл., 5 ил. | 2111528 патент выдан: опубликован: 20.05.1998 |
|
| МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ Изобретение относится к области автоматики и вычислительной техники и может быть использовано при создании программируемых контроллеров, автоматизированных систем управления технологическим оборудованием и управляющих автоматов. Устройство содержит формирователь 1 кода адреса, осуществляющего выборку адресов блока 3 памяти микрокоманд, программируемый таймер 2, который совместно с коммутатором 5, элементом И 6, D - триггером 7 и ключом 10 обеспечивает перестройку частоты опроса блока 3 памяти, регистр 12, блок 13 согласования и исполнительные механизмы 14-1...14-n. Загрузка блока 3 памяти новыми данными и контроль достоверности их записи осуществляется с помощью ЭВМ 15, выходами подключенная к соответствующим входам устройства. Вывод командной информации из блока 3 памяти производится двумя байтами, первый из которых запоминается регистром 12, а второй транслируется в блок 13 согласования непосредственно с внутренней шины данных Dвн, которая посредством блока ключей 4 на время работы устройства отсоединяется от ЭВМ 15. D-триггер 8 предназначен для передачи в ЭВМ сигнала окончания микропрограммы. Устройство обеспечивает оперативную перестройку микропрограмм управления исполнительными механизмами 14-1...14-n как за счет изменения содержимого блока 3 памяти микрокоманд с последующим контролем достоверности ввода в него новых данных, так и перепрограммирования таймера 2. 1 з.п. ф-лы, 1 табл., 4 ил. | 2079876 патент выдан: опубликован: 20.05.1997 |
|
| УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при построении быстродействующего процессора с микропрограммным управлением. Использование изобретения позволит повысить быстродействие, что достигается тем, что в устройство микропрограммного управления, содержащее блок памяти микрокоманд, регистр микрокоманд, блок управления последовательностью микрокоманд, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок анализа условий микроветвлений, преддешифратор команд машинного уровня, первый регистр команд, введены второй регистр команд, две БИС ПЛМ в составе преддешифратора команд, выход младшего байта команды, подключенный к соответствующим выходным разрядам второго регистра команд, информационный выход, подключенный к выходу первого регистра команд, вход внутреннего регистра блока управления последовательностью микрокоманд. Сущность взаимосвязи между совокупностью введенных элементов и достигнутым техническим результатом заключается в том, что архитектура предлагаемого устройства позволит в конвейерном режиме с максимально возможным быстродействием реализовать алгоритм выполнения системных команд микроЭВМ. 6 ил. | 2066065 патент выдан: опубликован: 27.08.1996 |
|
| УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов. Целью изобретения является повышение достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд. Устройство содержит шесть мультиплексоров, три триггера, три счетчика, два регистра, два блока памяти и микропрограммный автомат внутреннего управления. На каждый код входной информации (задания) устройство формирует последовательность выходных управляющих кодов. Устройство воспринимает и отрабатывает многократно вложенные задания, придерживаясь скобочной дисциплины. В режиме управления устройство идентифицирует и запоминает сбойное состояние управления, в режиме анализа восстанавливает сбойное состояние управления. Устройство обменивается информацией с устройством управления верхнего уровня и управляет исполнительным устройством в асинхронном режиме в принятом стандарте сопряжения. Отличительными особенностями структуры устройства является использование двух блоков памяти для хранения информации различного вида. 6 ил. | 2042190 патент выдан: опубликован: 20.08.1995 |
|
| МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов. Целью изобретения является повышение достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд. Устройство содержит три триггера, четыре группы элементов И, два регистра, три счетчика, мультиплексор, блок памяти и микропрограммный автомат внутреннего управления. На каждый код входной информации (задания) устройство формирует последовательность выходных управляющих кодов. Устройство воспринимает и обрабатывает многократно вложенные задания, придерживаясь скобочной дисциплины. В режиме управления устройство идентифицирует и запоминает сбойное состояние управления, в режиме анализа восстанавливает сбойное состояние управления. Устройство обменивается информацией с устройством управления верхнего уровня и управляет исполнительным устройством в асинхронном режиме в принятом стандарте сопряжения. Отличительными особенностями структуры устройства являются использование одного блока памяти для хранения информации различного вида. 6 ил. | 2042189 патент выдан: опубликован: 20.08.1995 |
|
| УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов. Целью изобретения является повышение достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд. Устройство содержит два регистра, три счетчика, три триггера, четыре мультиплексора, сумматор, три блока памяти и микропрограммный автомат внутреннего управления. На каждый код входной информации (задания) устройство формируется последовательностью выходных управляющих кодов. Устройство воспринимает и обрабатывает многократно вложенные задания, придерживаясь скобочной дисциплины. В режиме управления устройство идентифицирует и запоминает сбойное состояние управления, в режиме анализа восстанавливает сбойное состояние управления. Устройство обменивается информацией с устройством управления верхнего уровня и управляет исполнительным устройством в асинхронном режиме в принятом стандарте сопряжения. Отличительными особенностями структуры устройства является использование трех блоков памяти для хранения информации различного вида. 6 ил. | 2042188 патент выдан: опубликован: 20.08.1995 |
|
| УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при разработке устройств управления вычислительных систем. Целью изобретения является упрощение устройства. Для этого устройство содержит коммутатор условий, формирователь адреса микрокоманд, элемент ИЛИ, регистр адреса, коммутатор результирующего адреса, блок памяти микрокоманд и регистр микрокоманд. 4 ил. | 2020559 патент выдан: опубликован: 30.09.1994 |
|
| МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ Изобретение относится к вычислительной технике, в частности к микропрограммным устройствам управления. Целью изобретения является сокращение аппаратных затрат. Цель достигается тем, что устройство содержит блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса, два счетчика, генератор синхроимпульсов, регистр хранения адреса перехода, три триггера, демультиплексор, три элемента И и элемент задержки. 3 ил. | 2013803 патент выдан: опубликован: 30.05.1994 |
|
Bp, связанные со всеми управляющими входами самоконтролируемого автомата, причем единичные выходы первого (
) и второго (
) триггеров связаны с управляющими входами третьей комбинационной схемы.15 ил., 13 табл.