Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: ...для умножения, для деления – G06F 7/52

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных умножителей. Техническим результатом является повышение скорости вычисления. Способ содержит этапы, на которых осуществляют параллельную запись остатка по основанию p_i множимого в элементы памяти матрицы i-го умножителя, параллельно выполняют подсчет количества единиц b_i в каждом столбце i-й матрицы, сдвигают двоичное число b₁ на один разряд вправо, суммируют с числом b₂, полученную сумму сдвигают на один разряд вправо и суммируют с числом b ₃. Аналогичным образом осуществляют сдвиг полученных сумм и суммирование их с последующими числами до получения суммы при этом младший разряд числа b₁ является первым разрядом s₁ произведения, младший разряд каждой полученной суммы ; является i-ым разрядом произведения. Сдвигают двоичное число младший разряд полученного числа является (2*m)-м разрядом искомого произведения s_2*m. В случае если s_i больше p_i, производится коррекция полученного произведения s_i путем последовательного вычитания из s_i основания p_i до тех пор, пока s_i не станет меньше p_i, иначе коррекция не производится, одновременно суммируют порядки сомножителей, полученная сумма является порядком искомого произведения. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью получения результатов. Техническим результатом является увеличение быстродействия устройства. Устройство содержит регистр тетрадного сдвига, регистр второго сомножителя, блок частичных произведений, блок переносов произведения, первый блок сумматоров переносов, блок сумматоров, блок триггеров переноса суммы, второй блок сумматоров переносов, регистр результата в коде "1 из 4", блок переносов результата, блок контроля, n - разрядные четверичные входы в коде "1 из 4" первого и второго сомножителей, где n - количество четверичных разрядов сомножителей, вход сдвига и выходы признака ошибки. 7 ил., 3 табл.

Изобретение относится к кодированию векторов, в частности к комбинаторному факторному импульсному кодированию векторов с низкой сложностью. Техническим результатом является минимизация вычислительной сложности. Указанный результат достигается тем, что во время работы кодера принимают входной вектор (х). Первый операнд ( '_k) многократной точности генерируют на основании входного вектора, который должен быть закодирован. Генерируют операнд мантиссы и операнд экспоненты, которые представляют второй операнд многократной точности, основанный на входном векторе, который должен быть закодирован. Далее выбирают часть '_k, которая должна быть модифицирована, на основании операнда экспоненты. Часть '_k модифицируют на основании операнда мантиссы для получения модифицированного операнда ( '_k+1) многократной точности. Наконец, генерируют кодовое слово многократной точности на основе модифицированного операнда многократной точности для использования в соответствующем декодере. 4 н. и 5 з.п. ф-лы, 8 ил., 3 табл.

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств, выполняющих операцию умножения в прямых кодах. Техническим результатом является повышение быстродействия, надежности работы, упрощение алгоритма работы блока управления устройства. Указанный результат достигается за счет того, что умножитель содержит блок ввода данных, блок регистра множимого, блок регистра множителя, блок суммирования, блок дешифратора, блок хранения результата, блок управления. В умножителе происходит умножение двоичных чисел. Знак произведения определяется путем суммирования по модулю два знаков множимого и множителя. Операция умножения осуществляется путем анализа младших разрядов множителя, сдвига на два разряда множителя вправо, сдвига множимого влево. Произведение чисел получается как сумма частичных произведений. 11 ил.

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерах для быстрого деления чисел, представленных в системе остаточных классов. Техническим результатом является повышение скорости выполнения операции деления, а также сокращение оборудования. Указанный результат достигается за счет того, что нейронная сеть содержит входной слой, нейронные сети конечного кольца для определения остатка делителя и нейронные сети конечного кольца для вычисления частного от деления двух чисел. 1 табл., 1 ил.

Заявленное изобретение относится к области устройств обработки и соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции. Техническим результатом является уменьшение количества команд, требуемых для реализации знаковой обработки, повышение скорости вычисления алгоритмов кодирования, повышение пропускной способности и освобождение ресурсов обработки. Указанный результат достигается за счет того, что устройство содержит ячейку памяти и исполнительные ресурсы, предназначенные для исполнения команды над первым операндом и сохранения результата, имеющего значение первого операнда для всех значений соответствующего второго операнда, больших нуля, нуля, если значение соответствующего второго операнда равно нулю, отрицательной версии первого операнда для всех значений соответствующего второго операнда, меньших нуля. 8 н. и 38 з.п. ф-лы, 11 ил.

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции. Техническим результатом является повышение быстродействия, увеличение точности вычислений. Указанный результат достигается за счет того, что способ включает прием первого операнда, имеющего первый набор из L элементов данных, прием второго операнда, имеющего второй набор из L элементов данных, и перемножение L пар элементов данных для формирования набора из L произведений, при этом каждая из L пар включает в себя один элемент данных из первого набора и второй элемент данных из соответствующей позиции элемента данных второго набора. Каждое из L произведений округляется для формирования L округленных значений, которые масштабируются для формирования L масштабированных значений, для каждого из которых осуществляется усечение для сохранения в месте назначения, причем каждое усеченное значение должно сохраняться в позиции элемента данных, соответствующей его паре элементов данных. 5 н. и 63 з.п. ф-лы, 16 ил.

Устройство для умножения чисел в коде “1 из 4” относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью получения результатов. Технический результат, достигаемый при осуществлении изобретения, заключается в повышении достоверности выдаваемого результата при обеспечении поразрядного контроля результата операции умножения чисел и равномерного распределения энергии по разрядам в процессе работы, что особенно важно при реализации аппаратуры системы в виде СБИС. Технический результат достигается за счет того, что в устройство, содержащее блок частичных произведений, блок сумматоров и блок контроля, введены регистр тетрадного сдвига и регистр результата в коде “1 из 4”, при этом блок частичных произведений содержит n+1 узел частичных произведений в коде “1 из 4”, где n - количество четверичных разрядов сомножителей, блок сумматоров содержит n+1 сумматор в коде “1 из 4”, регистр результата в коде “1 из 4” содержит 2n тетрад четверичных разрядов, блок контроля содержит 2n узлов контроля кода “1 из 4”. 4 ил.

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах. Техническим результатом является снижение аппаратных средства повышение надежности работы цифрового делителя, упрощение алгоритма работы блока управления устройства. Для этого устройство содержит блок регистра делителя, блок ввода данных, блок регистра делимого, блок суммы и формирования разрядов частного, блок анализа переполнения разрядной сетки, блок регистра остатка, блок регистра частного, блок управления. 13 ил.

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах. Техническим результатом является упрощение комбинационной схемы, а также упрощение алгоритма работы. Указанный результат достигается за счет того, что умножитель содержит блок ввода данных, регистр множимого, регистр множителя, блок суммирования, блок анализа разряда множителя, блок хранения, блок управления, пороговые элементы, нейроны. Операция умножения осуществляется анализом старших разрядов множителя со сдвигом множимого вправо. Комбинационные блоки обеспечивают параллельное, поразрядное получение разрядов произведения. 10 ил.