Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: ...обработка машинных чисел или исключительных ситуаций, например округления, переполнения – G06F 7/499

Группа изобретений относится к вычислительной технике и может быть использована в арифметических процессорах. Техническим результатом является увеличение точности. Процессор принимает по меньшей мере один операнд с плавающей десятичной точкой и выполняет операцию с плавающей десятичной точкой с использованием по меньшей мере одного операнда с плавающей десятичной точкой для предоставления результата с плавающей десятичной точкой. Осуществляется определение того, сохранился ли в результате с плавающей десятичной точкой предпочтительный квант, который указывает значение, представленное в качестве младшего значащего разряда значащей части числа результата с плавающей десятичной точкой. В ответ на определение того, что предпочтительный квант не сохранился, на выходе предоставляется указание о возникновении квантового исключения. 3 н. и 15 з.п. ф-лы, 3 ил.

Изобретение относится к области вычислительной техники, а именно к вычислительным системам на основе микропроцессоров с блоками вещественной и специализированной комплексной арифметики, включающими в себя подблоки операции умножения с накоплением. Техническим результатом является ускорение процесса выполнения потока независимых команд «умножения с накоплением» при разрешенной исключительной ситуации «потеря точности». Устройство содержит подблок предсказания суммы мантисс, счетчик старших нулей суммы мантисс, регистры мантисс чисел, входные регистры экспонент чисел, счетчик младших нулей мантиссы слагаемого, подблок вычисления сдвига выравнивания и предсказания сдвига предварительной нормализации, компаратор ранней потери точности, счетчик младших нулей суммы мантисс, компаратор поздней потери точности. 5 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для осуществления вычислений в формате с плавающей запятой. Техническим результатом является увеличение точности запоминаемых результатов интервальных вычислений в формате с плавающей запятой, при сохранении суммарной разрядности кода верхней и нижней границ арифметического интервала. Устройство содержит триггеры, регистры, ПЗУ, вычитатели, сумматоры, мультиплексоры, сдвигатели, блоки сравнения, сумматоры по модулю два, элементы И, ИЛИ, приоритетный шифратор. 5 ил.

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для осуществления вычислений в формате с плавающей запятой. Техническим результатом является увеличение точности запоминаемых результатов интервальных вычислений в формате с плавающей запятой при сохранении суммарной разрядности кода верхней и нижней границ арифметического интервала. Устройство содержит шифратор, блок дешифраторов, ПЗУ, сдвигатели, вычитатели, мультиплексоры, сумматор, сумматоры по модулю два, инвертор, элементы И, ИЛИ. 5 ил.

Изобретения относятся к процессорам, предназначенным для выполнения различных математических операций с данными. Техническим результатом является уменьшение времени и сложности выполнения операций. Способ включает этапы: принимают в модуле селектора управления процессора инструкцию округления уровня пользователя архитектуры набора команд, имеющую формат, включающий операнд источника, операнд назначения и непосредственно полученное значение; определяют, является ли индикатор отмены режима округления непосредственно полученного значения, сохраненный в регистре управления процессора, активным, путем декодирования непосредственно полученного значения в модуле селектора управления процессора; если это так, получают поле режима округления непосредственно полученного значения и декодируют его в модуле селектора управления для получения режима округления, при этом поле режима округления отделено от индикатора отмены, передают операнд источника и информацию управления режимом округления в модуль с плавающей запятой процессора, соединенный с модулем селектора управления; выполняют операцию округления по операнду источника в модуле плавающей запятой процессора, отвечающего за инструкцию округления уровня пользователя, и в соответствии с информацией управления. 4 н. и 16 з.п. ф-лы, 5 ил., 6 табл.

Изобретение относится к процессорам, предназначенным для выполнения различных математических операций с данными. Техническим результатом является повышение производительности процессоров. Способ выполнения операции округления содержит этапы: принимают в модуле селектора управления процессора инструкцию округления уровня пользователя архитектуры набора команд (АНК), имеющую формат, включающий операнд источника, операнд назначения и непосредственно полученное значение; определяют, является ли индикатор отмены режима округления непосредственно полученного значения, предназначенный для обозначения отмены принятого по умолчанию режима округления, активным, путем декодирования непосредственно полученного значения в модуле селектора управления процессора; если это так, получают поле режима округления непосредственно полученного значения, при этом поле режима округления отделено от индикатора отмены, передают операнд источника и информацию управления режимом округления в модуль с плавающей запятой процессора, соединенный с модулем селектора управления; и выполняют операцию округления по операнду источника в модуле плавающей запятой процессора, отвечающего за инструкцию округления уровня пользователя, и в соответствии с информацией управления. 4 н. и 16 з.п. ф-лы, 5 ил., 6 табл.

Группа изобретений относится к способу и устройствам для выполнения операции с плавающей запятой при помощи процессора с плавающей запятой, имеющего заданную точность. Техническим результатом является снижение потребляемой мощности процессора. Способ выполнения операции с плавающей запятой процессором с плавающей запятой, выполненным с возможностью выполнять операции с плавающей запятой, имеющие первую точность, включает этапы: выбора субточности, которая меньше, чем первая точность, для операции с плавающей запятой над одним или несколькими числами с плавающей запятой, причем выбор субточности приводит к одному или нескольким избыточным разрядам для каждого из одного или нескольких чисел с плавающей запятой; снятия питания с логических схем, которые бы использовались для обработки одного или нескольких избыточных разрядов; и выполнения операции с плавающей запятой при питании, снятом с логических схем. 4 н. и 20 з.п. ф-лы, 4 ил.

Изобретения относятся к способу и процессору для выполнения операции умножения с фиксированной точкой с предварительным насыщением. Техническим результатом является уменьшение потребляемой мощности процессора. Способ выполнения операции умножения с насыщением с фиксированной точкой, для которой, по меньшей мере, один известный набор компонентов операции, содержащий множитель и множимое, может вызвать переполнение, требующее насыщения, содержит этапы: обнаруживают компоненты операции, которые могут вызвать переполнение, до выполнения какой-либо операции умножения; корректируют один или больше параметров, полученных из компонентов операции таким образом, чтобы операция умножения производила результат с насыщением; выполняют операцию умножения с откорректированными параметрами; и выводят результат с насыщением без перемножения компонентов операции. 2 н. и 12 з.п. ф-лы, 3 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в устройствах округления чисел в системе остаточных классов. Техническим результатом является повышение быстродействия устройства. Устройство содержит входной регистр, две группы шифраторов, первую группу из n-1 сумматора, вторую группу из n сумматоров, группу сумматоров по модулю. 1 ил.

Изобретение относится к обработке данных, более конкретно к методу и устройству для сокращения числа операций с плавающей точкой, необходимых для извлечения целой и дробных компонент. Техническим результатом является уменьшение времени вычислений без отрицательного влияния на точность результата. Указанный результат достигается за счет того, что заявленное устройство содержит вычислительную компоненту, которая генерирует первую константу, второе значение с помощью сдвига округленной целой части значения с плавающей точкой, величину с плавающей точкой путем вычитания первой константы из величины с плавающей точкой, извлекает множество битов мантиссы из второго значения для генерирования целого значения, генерирует остаточное значение из величины с плавающей точкой, извлекает часть бит из целого значения с целью получения целой компоненты, сохраняет остаточное значение, целую компоненту и величину с плавающей точкой в памяти. 7 н. и 18 з.п. ф-лы, 5 табл., 8 ил.