Соединение запоминающих устройств, устройств ввода-вывода или устройств центрального процессора или передача информации или других сигналов между этими устройствами: ....с использованием приоритета в зависимости от местоположения, например гирляндная цепь, циклический опрос или эстафетная передача – G06F 13/37
Патенты в данной категории
| МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПОДКЛЮЧЕНИЯ АБОНЕНТОВ К ОБЩЕЙ МАГИСТРАЛИ
Изобретение относится к вычислительной технике и может быть использовано для подключения абонентов к общей магистрали. Техническим результатом является сокращение числа линий связи, обеспечивающих управление устройством. Устройство содержит вход опроса устройства, узел анализа приоритета, элемент НЕ устройства, тактовый вход устройства, каналы устройства, запросные входы устройства, информационные выходы устройства, сигнальные входы устройства, группы кодовых входов устройства, счетчик канала, триггер канала, элемент И канала, элемент ИЛИ-НЕ канала, первый элемент ИЛИ канала, второй элемент ИЛИ канала, первый узел анализа приоритета канала, второй узел анализа приоритета канала, элемент И узла анализа приоритета, элемент НЕ узла анализа приоритета, элемент ИЛИ узла анализа приоритета, элемент ИЛИ-НЕ узла анализа приоритета, информационный вход узла анализа приоритета, опросный вход узла анализа приоритета, информационный выход узла анализа приоритета, опросный выход узла анализа приоритета, выходы расширения устройства. 1 ил. |
2444780 патент выдан: опубликован: 10.03.2012 |
|
| УСТРОЙСТВО СОПРЯЖЕНИЯ ЭВМ С ОБШИМ КАНАЛОМ СВЯЗИ Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях. Цель изобретения - сокращение времени передачи приоритетных сообщений, автоматическое регулирование уровня приоритета обслуживания в моноканале в соответствии с характером нагрузки. Поставленная цель достигается тем, что устройство содержит приемник, передатчик, кодирующий и декодирующий блоки, приемный и передающий накопители, генератор тактовых импульсов, блок обнаружения маркера, блок доступа, блок синхронизации, блок опорных частот, блоки системного интерфейса, адаптер связи, регистр команд и состояний ЭВМ потребителя, дешифратор комбинации синхронизации, счетчик длины заголовка, дешифратор типа маркера, триггер, схема "И", регистр сдвига с длиной равной длине заголовка, дешифратор адреса, схема сравнения приоритета. 5 ил. | 2103730 патент выдан: опубликован: 27.01.1998 |
|