Обнаружение ошибок, исправление ошибок, контроль: .с помощью проверки правильности порядка обработки данных – G06F 11/28

МПКРаздел GG06G06FG06F 11/00G06F 11/28
Раздел G ФИЗИКА
G06 Вычисление; счет
G06F Обработка цифровых данных с помощью электрических устройств
G06F 11/00 Обнаружение ошибок, исправление ошибок; контроль
G06F 11/28 .с помощью проверки правильности порядка обработки данных

Патенты в данной категории

СПОСОБ УСТРАНЕНИЯ ИСКЛЮЧИТЕЛЬНОЙ СИТУАЦИИ В ОДНОМ ИЗ ЯДЕР МНОГОЯДЕРНОЙ СИСТЕМЫ

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе. Техническим результатом является обеспечение бесперебойности системы и невозможности потери системных ресурсов перед и после устранения исключительной ситуации в одном ядре. Способ содержит этапы, на которых: выделяют ячейки в общей памяти, сохраняют значения каждого ядра и устанавливают начальное значение состояния каждого ядра в «нормальное»; когда исключительная ситуация возникает на одном ядре, оно автоматически выполняет программу обработки исключительной ситуации, устанавливает значение состояния в значение «исключительная ситуация» и оповещает другое выбранное ядро в нормальном состоянии, затем ядро в исключительном состоянии автоматически входит в бесконечный цикл; выбранное ядро в нормальном состоянии устанавливает ядро в исключительном состоянии в состояние сброса и оповещает системный планирующий модуль, затем этот модуль передает задачи, первоначально назначенные ядру, находящемуся в состоянии исключительной ситуации, ядру в нормальном состоянии для перераспределения. 4 з.п. ф-лы, 1 ил.

2437144
патент выдан:
опубликован: 20.12.2011
СПОСОБ ОБУЧЕНИЯ ЛЕТНОГО СОСТАВА С ИСПОЛЬЗОВАНИЕМ В КАЧЕСТВЕ ТРЕНАЖЕРА УЧЕБНО-ЛЕТНОЙ РАКЕТЫ И УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ ЛЕТНОГО СОСТАВА В ВИДЕ УЧЕБНО-ЛЕТНОЙ РАКЕТЫ

Изобретения относятся к тренажеростроению и могут быть использованы для обучения летного состава пуску авиационных управляемых ракет. Способ реализуется с использованием в качестве тренажера учебно-летной ракеты, выполненной в виде габаритно-массового макета (ГММ) реальной ракеты с размещенными в нем двумя блоками: центральным модулем и узлом электронной нагрузки. Центральный модуль состоит из устройства на основе микропроцессора с модулем ввода-вывода цифровых данных и разовых команд, внутреннего запоминающего устройства записи информации на флеш-память и узла электронной нагрузки. Узел электронной нагрузки осуществляет имитацию тока потребления реальной ракеты. Внутреннее запоминающее устройство позволяет провести послеполетный анализ действий летного состава. Конструктивно центральный модуль и узел электронной нагрузки расположены в ГММ с соблюдением весовых и центровочных характеристик и оптимальных условий теплоотвода. Питание устройства осуществляется от бортового источника питания 27 В. Указанный способ реализуется при помощи соответствующего устройства. Технический результат заключается в повышении достоверности моделирования применения ракет в условиях реального полета. 2 н. и 1 з.п ф-лы, 2 ил.

2422910
патент выдан:
опубликован: 27.06.2011
СПОСОБ ФОРМИРОВАНИЯ ДАМП ФАЙЛА

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами. Техническим результатом является расширение функциональных возможностей. Способ формирования дамп файла ядра при возникновении сбоя в работе программы, выполняемой на компьютере, включает следующие операции: определяют все области памяти, которые использует программа в момент возникновения сбоя; создают мгновенный снимок состояния регистров центрального процессора в момент возникновения сбоя в программе; формируют заголовок дамп файла, при этом используют данные мгновенного снимка состояния регистров центрального процессора; определяют во всех областях памяти область, которая содержит стек программы; определяют значение указателя начала стека программы, при этом используют мгновенный снимок регистров процессора; уменьшают в памяти область, которая содержит стек программы, при этом многократно сдвигают начальный адрес данной области памяти в направлении указателя начала стека; сохраняют уменьшенную область памяти, которая содержит стек программы; формируют итоговый файл, при этом сохраняют в нем данные мгновенного снимка состояния регистров центрального процессора и уменьшенную область памяти, которая содержит стек программы. 2 з.п. ф-лы, 3 ил.

2393530
патент выдан:
опубликован: 27.06.2010
ИМИТАТОР ИР-60-500 ДЛЯ ОТЛАДКИ КОРАБЕЛЬНЫХ ЦИФРОВЫХ УПРАВЛЯЮЩИХ СИСТЕМ

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия. Цель: создание высоконадежного многоканального имитатора для отладки корабельных цифровых управляющих систем. Сущность изобретения: имитатор для отладки корабельных цифровых управляющих систем содержит первый и дополнительные каналы, все каналы имеют корпуса, электрически соединенные между собой и корпусом имитатора для отладки корабельных управляющих систем. Техническим результатом изобретения является возможность производить отладку нескольких корабельных цифровых управляющих систем независимо друг от друга с минимальными взаимными помехами. 4 ил.
2138846
патент выдан:
опубликован: 27.09.1999
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя. Изобретение позволяет повысить достоверность контроля за счет возможности контроля работы УВМ при переходе на новый линейный участок программы. Устройство содержит три блока памяти (БКП), один триггер очистки (ТГО), четыре элемента И, два одновибратора (ОБ), один счетчик (СТ), один регистр (РС), две схемы сравнения (СМС), один триггер ошибки (ТГО), триггер прерывания (ТГП), триггер блокировки (ТБК), элемент ИЛИ. 2 ил.
2094842
патент выдан:
опубликован: 27.10.1997
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ХОДА ПРОГРАММЫ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ. Цель - повышение оперативности контроля за счет осуществления контроля непосредственно при считывании команд, расширение функциональных возможностей за счет возможности работы при наличии прерываний в контролируемой УВМ, сокращение аппаратных затрат. Сущность изобретения: устройство для контроля хода программы УВМ содержит счетчик 1, блок памяти 2, схему сравнения 3, триггеры очистки 4, прерывания 5, ошибки 6, элемент И 7, элемент ИЛИ-НЕ 9, элементы ИЛИ 8 и 10. 2 ил.
2059287
патент выдан:
опубликован: 27.04.1996
СПОСОБ КОНТРОЛЯ И ОТЛАДКИ ПРОГРАММ РЕАЛЬНОГО ВРЕМЕНИ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ

Изобретение относится к вычислительной технике. Цель изобретения повышение производительности отладки путем сокращения повторов выполнения контрольного теста. Способ основан на измерении результатов по окончании этапа обнаружения ошибки, локализации ошибки, включающей повторное выполнение теста, и исправлении ошибки. Новым является измерение результатов в процессе обнаружения ошибки путем разбиения выполнения контрольного теста на интервалы, локализация ошибки производится на данном интервале или при выполнении последующего интервала контрольного теста. 2 с. и 3 з. п. ф-лы, 1 ил.
2050588
патент выдан:
опубликован: 20.12.1995
УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу. Цель изобретения сокращение времени выдачи результатов регистрации параметров циклов и аппаратных затрат. Устройство содержит схему управления, обеспечивающую управление устройством для отладки программ, блок буферной памяти, обеспечивающий хранение регистрируемой информации, а также блок ассоциативной памяти, обеспечивающий фиксацию переходов к подпрограммам и возвратов к основной программе. 3 ил.
2049349
патент выдан:
опубликован: 27.11.1995
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ). Цель изобретения - расширение функциональных возможностей за счет возможности контроля работы УВМ при наличии прерываний и уменьшение времени выполнения программы УВМ за счет устранения необходимости введения дополнительных команд безусловного перехода. Устройство для контроля УВМ содержит блоки памяти, триггеры очистки и ошибки, схемы сравнения, элементы И, одновибратор, счетчик, регистр. 2 ил.
2011216
патент выдан:
опубликован: 15.04.1994
Наверх