Обнаружение ошибок, исправление ошибок, контроль: .Реагирование на наличие ошибки, например отказоустойчивость – G06F 11/07

Изобретение относится к области контроля тупиковых ситуаций в системах автоматики, связи и вычислительной техники (инфокоммуникации), преимущественно в ракетно-космической технике, в космическом и наземном сегментах управления. Технический результат изобретения заключается в повышении эффективности определения тупиковых ситуаций, особенно в случае наличия множества разнотипных ресурсов, при неполной априорной информации о требуемых процессам ресурсах, с учетом атрибутов критических ресурсов - показателей надежности технических, программных ресурсов и размеров буферной памяти узлов инфокоммуникационной системы. Указанный технический результат достигается тем, что заявленный способ контроля тупиковых ситуаций инфокоммуникационной системы заключается в том, что определяют значения: - математического ожидания интенсивности отказов i-гo критического технического ресурса r_iт, где i=1, 2, 3, , - математического ожидания интенсивности отказов j-гo критического программного ресурса r_jп, где j=1, 2, 3, , размера q зоны буферной памяти узла инфокоммуникационной системы, задают t_внп - значение временного интервала планируемого выполнения процессов и вычисляют значение коэффициента готовности - К_гтр по формуле:

Изобретение относится к телекоммуникации и вычислительной технике и может быть использовано для организации работы компьютерных сетей. Технический результат заключается в повышении устойчивости к сетевым атакам за счет уменьшения влияния на работоспособность сервера пакетов, поступающих от атакующих ботов. Способ включает формирование запроса от терминального устройства клиента на получение IP адреса сервера, проверку сертификата сервера и сертификата клиента, формирование одной или нескольких таблиц IP адресов в виде двоичных кодов, установление безопасного соединения, передачу сформированной таблицы терминальному устройству клиента, а передачу пакетов данных между терминальным устройством клиента и сервером осуществляют с изменением IP адреса сервера, который выбирают из таблицы IP адресов. Система включает терминальное устройство клиента, сервер данных, сервер доменных имен, сервер обеспечения безопасного соединения, два маршрутизатора и блок, формирующий таблицу IP адресов в виде двоичных кодов и меняющий IP адреса по таблице, назначаемой для каждого соединения. 2 н. и 12 з.п. ф-лы, 7 ил.

Изобретение относится к устройствам обмена сообщениями по состоящему из двух линий оптическому каналу и может быть использовано для обнаружения и устранения отказов в передаче сообщений. Технический результат заключается в расширении функциональных возможностей за счет ускоренного обнаружения, устранения и определения местоположения отказов при передаче оптических сигналов. Устройство включает первый блок ретрансляции сигналов в канале, содержащий ответвитель оптических сигналов и коммутатор выбора линий канала, состоящий из четырех взаимосвязанных оптических переключателей, и второй блок обнаружения, разрешения или запрета прохода внешних сигналов в первый блок, содержащий первый узел обнаружения в канале одновременного наличия сигналов в двух линиях, наличия сигнала только в одной линии, отсутствия сигналов в обеих линиях в течении заданного интервала времени, второй узел, состоящий из четырех элементов задержки внешних сигналов, и третий узел, состоящий из четырех ключей. 7 ил.

Изобретение относится к контролю систем авионики. Техническими результатами являются упрощение спецификации и реализации соответствующей логики; возможность ограничить усилия по разработке тревожных сигналов, не усугубляя при этом степень появления ложных тревожных сигналов; упрощение промышленного процесса обновления тревожных сигналов; упрощение анализа последствий неисправностей коммуникационной среды. На предварительной фазе определяют условия активации каждого тревожного сигнала каждой системы авионики, связанной с коммуникационной средой. Эти условия связаны с каждой системой авионики и с состоянием коммуникационной среды. Фаза контроля содержит этап определения состояния элементов передающей среды и этап оценки (455) индикатора состояния коммуникационной среды на основании состояния элементов коммуникационной среды, производимой на основании заранее определенного формального моделирования коммуникационных потоков коммуникационной среды. Тревожный сигнал выбирают и активируют (470) в зависимости от определенного оценкой состояния коммуникационной среды и в зависимости от заранее определенного моделирования последствий определенного оценкой состояния коммуникационной среды на работу систем авионики. 4 н. и 13 з.п. ф-лы, 7 ил.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех. Техническим результатом является повышение помехоустойчивости за счет минимизации воздействия выбросов шума на аппаратуру связи, составной частью которой является данное устройство, и повышение достоверности приема информации. Для достижения указанного результата устройство для мажоритарного выбора сигналов содержит: мажоритарный элемент (1), n счетчиков-защелок (2₁-2_n ), сумматор (3), n компараторов (4₁-4_n), блок управления (5), n демультиплексоров (6₁-6 _n), генератор тактовых импульсов (7), решающее устройство (8), n схем сравнения (9₁-9_n), (n+1) компаратор (10), преобразователь (11), n арифметико-логических устройств (12₁-12_n). 2 ил.

Изобретение относится к области автоматики и вычислительной техники и предназначено для повышения достоверности функционирования. Техническим результатом является повышение отказоустойчивости процессора за счет обнаружения и коррекции возникающих ошибок. Отказоустойчивый процессор включает в себя два основных устройства: управляющий узел и операционный узел. Управляющий узел включает в свой состав дешифратор кода операции, генератор тактовых импульсов, блок управления, счетчик команд, регистр адреса, блок коррекции. Операционный узел включает в свой состав счетчик сдвигов, регистр числа, регистр сумматора, регистр дополнительный, регистр дополнительного кода, сумматор, блок контроля. Технический результат достигается за счет введения блока коррекции для обнаружения и исправления ошибок управляющей памяти процессора, а также за счет введения блока контроля, позволяющего обнаруживать и корректировать ошибки арифметическо-логического устройства при выполнении арифметических и логических операций. 7 з.п. ф-лы, 8 ил.

Объект изобретения, раскрытый в этом описании изобретения, относится к способу и соответствующей системе для интерактивной автоматической обработки моделирования разломов и, в частности, к способу для интеллектуального распознавания взаимосвязей разлом-разлом в качестве части последовательности операций интерпретации разлома. Раскрыт способ для распознавания взаимосвязей разлом-разлом, содержащий: автоматическое распознавание взаимосвязей между разломами и представление финальной модели, включающей в себя кривую пересечения разлом-разлом и один разлом, усеченный по кривой, интерпретатору с отображением взаимосвязей между разломами. Во время интерпретации применяются фоновые процессы моделирования, которые представляют автоматически распознаваемые взаимосвязи между разломами. Эти фоновые процессы (позже вновь обсужденные в этом описании изобретения) автоматически формируют поверхности разломов во время интерпретации и обнаруживают их относительную близость. Способ интерактивной автоматической обработки моделирования разломов, обеспечивает усовершенствования или улучшения в способе, которым моделируются структуры разломов в пласте, в качестве встроенной части интерпретации разлома. 7 н. и 21 з.п. ф-лы, 27 ил.

Изобретение относится к вычислительной технике, в частности к модулярным спецпроцессорам (СП), функционирующим в полиномиальной системе классов вычетов (ПСКВ) и способным сохранять работоспособное состояние при возникновении ошибки за счет реконфигурации структуры.

Техническим результатом является расширение функциональных возможностей, за счет возможности вычисления значений ортогональных базисов при возникновении отказов вычислительных трактов по модулю p_i(z) и их исключении из процесса преобразования модульного кода ПСКВ в двоичный позиционный код. Устройство содержит вход (1) запуска устройства, группу сдвиговых регистров (2), блок (3) синхронизации, выход (4) устройства, группу блоков (5) расчета ортогональных базисов, блоки (6) трехвходовых элементов И, сумматор (7) по модулю два, группу информационных входов (8), группу управляющих входов (9) устройства, группу синхровходов (10), группу управляющих входов (11), при этом группа блоков расчета ортогональных базисов содержит первый блок памяти (12), умножитель (13), второй блок памяти (14), умножитель (15), регистр 16, выход регистра (17). 2 ил., 2 табл.

Изобретение относится к автоматике и вычислительной технике. Технический результат заключается в повышении достоверности записи и считывания информации при использовании избыточного кодирования и снижении затрат аппаратных и программных ресурсов. Способ записи и считывания информации для устройств с электронной памятью, в котором при записи информации в электронную память используют избыточное кодирование, вначале размещают информацию по адресам, двоичное представление которых в электронной памяти получают поразрядным сложением по модулю два двоичного представления, заносимой по текущему адресу ответственной информации и формирующей маски, далее вместе со сформированными с ее помощью адресами формирующая маска используется в алгоритмах проверки как при первоначальном занесении информации в память, так и при последующих считываниях информации из памяти, а запись остальной информации осуществляют по адресам памяти, которые остались свободными после размещения ответственной информации. Устройство, реализующее данный способ. 2 н. и 1 з.п. ф-лы, 1 ил.

Изобретение относится к области загрузки содержимого из электронного файла данных. Техническим результатом является улучшение восстановления поврежденных файлов. Раскрыты способ и считываемый компьютером носитель для загрузки содержимого электронного файла данных. Согласно способу идентифицируют разрушенные части файла данных и выполняют попытку восстановить эти части. Если разрушенные части не могут быть восстановлены, загрузка этих частей пропускается. Неповрежденные и восстановленные части файла данных затем загружают в память. Если части файла данных не могут быть восстановлены или пропущены, выполняется попытка загрузить только данные пользователя, содержащиеся в файле данных. Таким образом, данные пользователя, содержащиеся в файле данных, могут быть загружены даже в случаях серьезного повреждения. 3 н. и 12 з.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения модулярных нейрокомпьютеров, функционирующих в симметричной системе остаточных классов. Техническим результатом является уменьшение аппаратной сложности. Заявленная нейронная сеть содержит блок нейронной сети конечного кольца формирования старшего коэффициента обобщенной позиционной системы счисления, блок сдвига полярности, блок определения ошибки, шины «есть ошибки» и «нет ошибки». 3 ил.

Изобретение относится к области автоматики и вычислительной техники и предназначено для повышения отказоустойчивости оперативного запоминающего устройства в управляющих системах реального времени. Техническим результатом является значительное повышение отказоустойчивости по отношению к одиночным, двойным и тройным комбинированным отказам и сбоям, расширение функциональных возможностей. Устройство содержит регистр адреса памяти (1), избыточное ОЗУ (2), снабженное кодом Хэмминга, контроллер кода Хэмминга (3), регистр данных памяти (4), сумматор по модулю два (5), диагностическую кэш-память (6), два регистра - инверторами (7) и (8), входной (9) и выходной (10) мультиплексоры, элемент ИЛИ (11), элемент И (12), сумматор порога ошибочных битов слова (13) и автомат у правления (14). 5 ил., 1 табл.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении высоконадежных матричных, конвейерных, систолических, векторных и других процессоров. Техническим результатом является расширение области применения однородной среды процессорных элементов за счет введения технических средств, обеспечивающих передачу сообщения в условиях возникающих отказов отдельных модулей однородной среды процессорных элементов и связей между ними. Устройство содержит блок выбора максимального континуального адреса, блок сброса, блок адресной селекции, блок выбора минимальной континуальной величины, блок формирования кода направления, таблицу маршрутизации, блок коррекции направления, блок коммутации сигналов достижимости, блок коммутации континуального адреса, блок-сумматор, блок источник опорных напряжений, буферный блок сообщений, блок коммутации сообщений, элемент "ИЛИ", 2 аналого-цифровых преобразователя. 20 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения высокопроизводительных систем, систем управления, АСУТП и других систем, удовлетворяющих высоким требованиям к безотказной работе. Техническим результатом является расширение области применения за счет снижения перенастраиваемых ячеек и соответственно времени, требуемого на полную перенастройку системы при рациональном расположении резервных процессорных элементов. Устройство содержит селектор максимальной континуальной величины, селектор минимальной континуальной величины, блок определения изолированного узла, резисторы, элементы коммутации, блоки управления элементом коммутации. 7 з.п. ф-лы, 19 ил. 1 табл.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем высокой производительности, АСУТП, а также других систем, к которым предъявляются жесткие требования по надежности. Техническим результатом является расширение области применения за счет введения технических средств, позволяющих рационально расположить резервные процессорные элементы и соответственно уменьшить число перенастраиваемых процессорных элементов и время реконфигурации. Для этого в ячейку однородной отказоустойчивой среды процессорных элементов дополнительно введены первый и второй блоки адресной селекции минимальной континуальной величины, блок разрешения приема программопереноса, первый и второй блоки демультиплексора, блок определения фатального отказа, блок формирования опорных напряжений, первый, второй, третий и четвертый блоки ранговой селекции, блок выделения сигналов живучести, блок определения минимальной континуальной величины и блок формирования сигналов живучести. 18 ил., 1 табл.

Изобретение относится к средствам технической диагностики и может быть использовано в системах контроля технического состояния сложных объектов, например, изделий авиационной техники. Техническим результатом является повышение оперативности и объективности результатов диагностирования сложных технических объектов. Указанный технический результат достигается за счет того, что устройство содержит блоки прогнозирования параметров состояния объекта, блок определения выхода контролируемых параметров за допустимые значения, блок вычисления вероятностей безотказной работы функциональных блоков объекта. 13 ил.