Способы и устройства для формирования и преобразования импульсов, не отнесенных к какой-либо группе данного подкласса: .устройства с одним входом, преобразующие входные сигналы в импульсы, выдаваемые в требуемые интервалы времени – H03K 5/13

МПКРаздел HH03H03KH03K 5/00H03K 5/13
Раздел H ЭЛЕКТРИЧЕСТВО
H03 Электронные схемы общего назначения
H03K Импульсная техника
H03K 5/00 Способы и устройства для формирования и преобразования импульсов, не отнесенных к какой-либо группе данного подкласса
H03K 5/13 .устройства с одним входом, преобразующие входные сигналы в импульсы, выдаваемые в требуемые интервалы времени 

Патенты в данной категории

ЖДУЩИЙ ТЕРМОМУЛЬТИВИБРАТОР

Изобретение относится к импульсной технике, в частности к инфранизкочастотным импульсным устройствам с термозависимыми времязадающими элементами, и может быть использовано в приборах автоматического контроля и регулирования. Технический результат заключается в повышении стабильности длительности формируемого выходного импульса напряжения за счет предотвращения несвоевременного запуска ждущего термомультивибратора до окончания времени восстановления и в расширении функциональных возможностей за счет обеспечения оповещения о готовности к формированию выходного импульса по окончании времени восстановления. Ждущий термомультивибратор содержит входную шину, 2 шины питания, балластный элемент, термозависимый элемент, подогревающий элемент, триггер, выходную шину, 2 пороговых устройства, 2 источника опорного напряжения, фильтр, амплитудный детектор, интегратор, логический элемент, узел индикации и преобразователь температура-частота дискретного действия, содержащий термозависимый элемент. 1 з.п. ф-лы, 2 ил.

2455759
патент выдан:
опубликован: 10.07.2012
ГЕНЕРАТОР ПСЕВДОПЕРИОДИЧЕСКОГО ЛОГИЧЕСКОГО СИГНАЛА

Изобретение относится к генератору псевдопериодического сигнала, используемому в различных целях и, в частности, для плазменного автомобильного зажигания с радиочастотным возбуждением резонатора многоискровой свечи. Техническим результатом является повышение точности управления резонатором многоискровой свечи. Генератор псевдопериодического логического сигнала (2) со средним периодом Тmoy содержит: контрольный синхрогенератор (5) с периодом Tref, логическое запоминающее устройство (6), изменяющее состояние при приеме импульса, первое средство (7) производства номинального импульса по истечении базового интервала времени Tsec=K×Tref, где К является целым числом, второе средство (8) производства смещенного импульса по истечении измененного интервала времени Tsec =(K±1)×Tref, селекторное средство (10, 12), выполненное с возможностью выбора средства, которое производит импульс, таким образом, чтобы регулярно включать смещенный импульс для коррекции среднего периода, с целью генерирования псевдопериодического сигнала. 2 н. и 10 з.п. ф-лы, 4 ил.

2439789
патент выдан:
опубликован: 10.01.2012
ДИСКРЕТНАЯ ЛИНИЯ ЗАДЕРЖКИ ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к импульсной цифровой технике и может быть использовано в вычислительных устройствах, автоматике, измерительных устройствах, радиолокации, устройствах связи и т.д. для осуществления линейно-дискретной задержки выходных импульсов относительно входных в пределах его длительности в соответствии с поступающим двоичным кодом. Технический результат: в уменьшении площади, занимаемой схемой в интегральном ее исполнении; в реализации минимально возможного значения дискрета линии задержки наносекундной величины. Устройство содержит логический элемент НЕ (3), мультиплексор (MX) (5), выход которого соединен с входом (6), блокирующим/разрешающим генерацию выходных импульсов генератора (8) импульсов. Выход генератора (8) импульсов соединен со счетным входом n-разрядного счетчика (9) импульсов, n выходов которого соединены с n входами цифрового компаратора (К) (10), другие n входов которого соединены с n выходами n-разрядного регистра (11), задающего величину кода необходимой временной задержки входных импульсных сигналов. При этом выход результата сравнения К (10) соединен со счетным входом выходного одноразрядного счетчика (12) импульсов, один из выходов которого соединен с управляющим входом MX (5). Отличается использованием двоичного счетчика в качестве формирователя интервалов временной задержки фронта и спада импульсов входной поступающей последовательности, что позволяет в совокупности с задержками фронтов и спадов входных импульсов получить компактную схему в интегральном исполнении квазинепрерывной линии задержки выходных импульсов. 2 ил.

2377717
патент выдан:
опубликован: 27.12.2009
ЛИНИЯ ЗАДЕРЖКИ

Изобретение относится к импульсной технике. Технический результат заключается в уменьшении площади, занимаемой линией задержки на кристалле интегральной схемы, а также обеспечении программного управления величиной задержки выходного сигнала относительно сигнала на входе линии задержки. Линия задержки содержит сдвиговый регистр, каждя ячейка которого выполнена в виде разряда сдвигового регистра и состоит из триггера типа М, срабатывающего по заднему фронту первого синхронизирующего импульса и имеющего вход и выход, подключенный ко входу триггера типа S, срабатывающего по переднему фронту первого синхронизирующего импульса. При этом входы триггеров М и S типов всех ячеек подключены к первым входам логических схем «И», ко вторым входам которых подключены по одному выходы 2N разрядов реверсивного сдвигового регистра метки, а выходы упомянутых логических схем «И» подключены ко входам 2N-входовой логической схемы «ИЛИ», выход которой подключен к выходу линии задержки. 1 ил.

2302075
патент выдан:
опубликован: 27.06.2007
УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ ЦИФРОВОГО СИГНАЛА

Устройство тактовой синхронизации цифрового сигнала относится к импульсной цифровой технике, предназначено для выполнения полной функции тактовой синхронизации входного синхронизируемого цифрового сигнала (формирования синхронизированного сигнала и его тактового синхросигнала) с программируемым временным порогом заградительной фильтрации синхронизации входного цифрового сигнала как помехи при длительности нулевой или единичной фазы помехи, не превышающей программируемой пороговой длительности, отсчитываемой с помощью входной непрерывной последовательности тактовых импульсов, и может быть использовано при построении синхронных устройств (синхронных автоматов с памятью) для помехоустойчивого ввода асинхронных команд или данных и обмена информацией (командами и данными), например, между двумя синхронными устройствами, каждое из которых имеет собственную тактовую частоту синхронизации. Технический результат - повышение помехоустойчивости и комплексного расширения функциональных возможностей устройства. Устройство обеспечивает повышение помехоустойчивости за счет выполнения с помощью входных тактовых импульсов полной функции тактовой синхронизации входного синхронизируемого цифрового сигнала (формирования на первом и втором выходах устройства синхронизированного сигнала и его тактового синхросигнала соответственно) с программируемым временным порогом заградительной фильтрации синхронизации входного цифрового сигнала как помехи при длительности нулевой или единичной фазы помехи, не превышающей программируемой пороговой длительности. 1 ил.

2286007
патент выдан:
опубликован: 20.10.2006
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ АСИНХРОННОГО ЦИФРОВОГО СИГНАЛА

Устройство для синхронизации асинхронного цифрового сигнала относится к импульсной цифровой технике, предназначено для выполнения с помощью входной непрерывной последовательности тактовых импульсов полной функции синхронизации входного одноразрядного или двухразрядного прямого или инверсного входного асинхронного цифрового сигнала (формирования одноразрядного синхронизированного сигнала и его синхросигнала) и может быть использовано при построении любых синхронных автоматов с памятью для ввода асинхронных команд или данных в двоичном последовательном самосинхронизирующемся коде (ДПСК), в частности может использоваться в качестве декодера трехуровневого кода RZ с возвратом к нулю или в качестве формирователя синхронизированного сигнала последовательного кода и его синхросигнала для любого двухуровневого ДПСК, например манчестерского, Миллера и т.п. Технический результат - комплексное расширение функциональных возможностей устройства за счет формирования на выходах устройства синхронизированного сигнала и его синхросигнала для прямого или инверсного одноразрядного или двухразрядного входного асинхронного цифрового сигнала путем соответствующего подключения его с помощью трех сигнальных входов. Устройство содержит три триггера, элемент НЕ, тактовый вход, первый сигнальный вход и два выхода, а также дополнительно содержит четвертый триггер, элемент ИЛИ, два элемента Исключающее ИЛИ, второй и третий сигнальные входы и вход сигнала Логической "1", причем первый выход устройства является выходом синхросигнала и соединен с выходом первого триггера и тактовым входом второго триггера, выход которого является выходом синхронизированного сигнала и вторым выходом устройства. 1 ил.

2279181
патент выдан:
опубликован: 27.06.2006
СПОСОБ ФОРМИРОВАНИЯ СИНХРОНИЗИРУЮЩЕГО СИГНАЛА

Изобретение относится к электротехнике и может быть использовано в системах управления входными преобразователями электроподвижного состава. Технический результат - повышение помехоустойчивости при сильно искаженной питающей сети и наличии высокочастотных помех. Поставленная задача решается способом управления, в котором, для формирования синхронизирующего сигнала, полупериод питающего напряжения делят на интервалы, в начале каждого i-го интервала измеряют напряжение питающей сети, преобразуют его в цифровой код Ui, который для повышения помехоустойчивости пропускают через цифровой фильтр. Цифровой фильтр формирует на своем выходе синусоидальный или близкий к нему сигнал yi, после чего определяют максимум (амплитуду) сигнала А за полупериод. За последние р полупериодов напряжения питающей сети определяют максимум сигнала напряжения питающей сети для текущего полупериода по формуле

2262189
патент выдан:
опубликован: 10.10.2005
УПРАВЛЯЕМЫЙ ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ

Изобретение относится импульсной цифровой технике, предназначено для формирования выходных импульсов с требуемой длительностью по каждому из трех событий: по фронту сигнала на первом управляющем входе, по нулевому уровню сигнала от замыкающей кнопки с подавлением дребезга, при обнаружении пропуска импульса на импульсном входе сигнала. Технический результат заключается в расширении функциональных возможностей. Устройство содержит семь резисторов (1)-(7), два конденсатора (11), (18), кнопку (10), 1-й и 2-й управляющие входы (12), (13), импульсный вход (14), элемент И (17), элемент НЕ (8), два элемента И-НЕ (9)-(16), элемент НЕ с открытым коллекторным выходом (15), детектор огибающей импульсного сигнала (19). Устройство может быть использовано, например, в качестве формирователя импульсов системного сброса устройства программного управления. 1 ил.

2257003
патент выдан:
опубликован: 20.07.2005
УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСОВ

Устройство относится к импульсной цифровой технике и может использоваться для формирования выходных импульсов с требуемой длительностью по каждому из трех событий (при включении питания, по сигналу от замыкающей кнопки с подавлением дребезга, при обнаружении пропуска или “зависания” (прекращения изменения) импульсов входного импульсного сигнала, при разрешении обнаружения). Технический результат заключается в расширении функциональных возможностей устройства за счет формирования выходного импульса при включении питания и обеспечения возможности выполнения устройством функции аппаратного сторожевого таймера с разрешением формирования выходного импульса при пропуске или “зависании” импульсов входного импульсного сигнала. Устройство содержит первый и второй резисторы (1, 2), замыкающую кнопку (4), конденсатор (5), логический повторитель (6), выход инверсного импульсного сигнала, общую шину и шину источника питания. Устройство дополнительно содержит третий резистор (3), элемент И-НЕ (7), первый и второй элементы И (8, 9), объединитель сигналов по включению питания и от кнопки (10), обнаружитель импульсов (11), вход импульсного сигнала (12) и управляющий вход (13). 1 ил.

2256288
патент выдан:
опубликован: 10.07.2005
УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к импульсной цифровой технике для формирования импульсов требуемой длительности по каждому из трех событий: при включении питания, по сигналу замыкающей кнопки с подавлением дребезга, при обнаружении пропуска или прекращения изменения входных импульсов при разрешении обнаружения. Технический результат заключается в расширении функциональных возможностей за счет формирования выходного импульса при включении питания и выполнения функции аппаратного сторожевого таймера, реализуемой в процессе прямого и обратного автоматического взаимодействия с микроконтроллером системы. Устройство содержит первый и второй одновибраторы с перезапуском (1, 4), замыкающую кнопку (2), триггер (3), формирователь (5) сигнала по включению питания и от кнопки на конденсаторе (12), резисторах (13, 14), диоде (15), два элемента И-НЕ (6, 7), элемент И (8), управляемый генератор импульсов (УГИ) (9), вход Логической 1, вход импульсного сигнала (10), управляющий вход (11). УГИ (9) выполнен на элементе И (16), И-НЕ (17), резисторах (18, 19), конденсаторе (20). 1 ил.

2248089
патент выдан:
опубликован: 10.03.2005
ПРОГРАММНЫЙ ТАЙМЕР

Изобретение относится к импульсной технике. Технический результат заключается в повышении помехоустойчивости в условиях воздействия мощных однократных электрических помех. Программный таймер содержит хронизатор (1), выполненный на генераторе импульсов (7) и делителе частоты (8), коммутатор (2), счетчик импульсов в отраженном двоичном коде (3), цифровой компаратор (4), постоянное запоминающее устройство (5), выходную шину (6). 1 з.п.ф-лы, 1 ил.
2215367
патент выдан:
опубликован: 27.10.2003
ТАЙМЕР

Изобретение относится к импульсной технике. Технический результат заключается в упрощении схемы при последовательном формировании временных интервалов, длительности которых находятся в широком диапазоне. Таймер содержит генератор импульсов 1, первый и второй счетчики импульсов 2 и 9, блок формирования данных 3, блок сравнения 4, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, первый и второй логические элементы И 6 и 7, блок формирования команд 8, выходы устройства 10. 1 ил.
2213366
патент выдан:
опубликован: 27.09.2003
УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ СИГНАЛОВ

Изобретение относится к импульсной технике. Технический результат заключается в упрощении устройства. Устройство для задержки содержит четырехразрядный двоичный счетчик СЧ 1 импульсов, прямые выходы разрядов которого соединены с входами соответственно двунаправленных ключей ДК 2, 3, 4, 5, соединенных последовательно между резистором 10, подключенным к плюсовой шине 11 питания, и общей шиной 12, и параллельно каждому из которых включены соответствующие коммутирующие узлы 6, 7, 8, 9. Тактовый вход СЧ 1 соединен с тактовым входом 13 устройства. 1 ил.
2210181
патент выдан:
опубликован: 10.08.2003
ТАЙМЕР

Использование: в устройствах вычислительной техники и систем управления. Технический результат заключается в упрощении схемы при последовательном формировании временных интервалов, длительности которых находятся в широком диапазоне. Таймер содержит генератор импульсов, выход которого соединен со входом счетчика импульсов, блок сравнения, блок формирования команд, выходы которого соединены со входами блока формирования данных и являются выходами таймера, дополнительно введен коммутатор, входы которого подключены к выходам счетчика импульсов соответственно, управляющие входы коммутатора соединены с первыми выходами блока формирования данных, выходы коммутатора соединены с первыми входами блока сравнения, вторые входы которого соединены со вторыми выходами блока формирования данных, а выход блока сравнения соединен с входом блока формирования команд. 1 ил.
2199177
патент выдан:
опубликован: 20.02.2003
ТАЙМЕР

Изобретение относится к устройствам времени и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи различных отраслей техники. Таймер содержит однотактный D-триггер (3), управляемый посредством элементов И, ИЛИ, НЕ (2, 1, 6), а также линию задержки (4) на диоде (5) и RС-цепочке. Технический результат: устройство позволяет выдерживать выходной сигнал заданной длительности при поступлении импульсного входного сигнала. 1 ил.
2130692
патент выдан:
опубликован: 20.05.1999
УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ СИГНАЛОВ

Изобретение относится к области импульсной техники. Достигаемый технический результат - упрощение устройства и снижение уровня его помехоизлучаемости. Устройство для задержки сигналов содержит трехразрядный двоичный счетчик 1 импульсов, двунаправленные ключи 2, 3, 4, коммутирующие узлы 5, 6, 7, резистор 8, плюсовую шину 9 питания, общую шину 10 питания, выход 11, тактовый вход 12, вход 13 начальной установки. Технический результат достигнут введением двунаправленных ключей 2, 3, 4, резистора 8 и новых связей между элементами. 1 ил.
2106057
патент выдан:
опубликован: 27.02.1998
ТАЙМЕР

Таймер относится к устройствам отсчета времени действия управляющих сигналов и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи и других устройствах различных отраслей техники. Таймер содержит однотактный D-триггер, управляемый посредством двух схем ИЛИ и схемы ИЛИ-НЕ, а также по меньшей мере двух одинаковых выходных ячеек, каждая из которых содержит однотактный D-триггер, управляемый схемами ИЛИ и ИЛИ-НЕ. Управление выходными ячейками осуществляется от дешифратора, двоичного счетчика и генератора импульсов. Таймер позволяет выдерживать заданную различную длительность по меньшей мере двух выходных сигналов. 1 ил.
2100901
патент выдан:
опубликован: 27.12.1997
ЛИНИЯ ЗАДЕРЖКИ

Линия задержки относится к устройствам передачи информационного сигнала и может найти применение в системах управления, контроля, измерения, вычислительных устройствах, устройствах связи и других устройствах различных отраслей техники. Линия связи содержит D-триггер, управляемый посредством схем ИЛИ, ИЛИ-НЕ, генератор прямоугольных импульсов, двоичный счетчик импульсов и дешифратор. Устройство имеет несколько выходных каналов, каждый из которых содержит D-триггер, управляемый схемами И и НЕ. Линия связи позволяет сдвигать по времени импульсный сигнал, передавая его на несколько выходов с различными временными задержками, величина которых вариантна. 1 ил.
2100900
патент выдан:
опубликован: 27.12.1997
СЛЕДЯЩАЯ ЛИНИЯ ЗАДЕРЖКИ

Сущность изобретения: следящая линия задержки, содержащая входной и выходной усилители, два блока последовательных регистров сдвига, блок памяти и генератор тактовых импульсов, дополнительно содержит схему автоматического управления очередностью включения процессов записи и считывания информации, состоящую из двух блоков слежения за приходящими импульсами /радиоимпульсами/ на входе и на выходе СЛЗ и двух электронных ключей, управляемых блоками слежения и управляющих включениями и выключениями регистров записи и считывания. Входной следящий блок посылает в ключ регистра записи импульс включения в момент возникновения фронта пришедшего радиоимпульса, а в момент спада этого радиоимпульса формирует переключающий импульс. Импульс переключения подается в ключи обоих регистров. Он одновременно выключает регистр записи и включает регистр считывания. Выходной следящий блок в момент спада /на выходе/ пришедшего радиоимпульса посылает выключающий импульс в ключ регистра считывания. Частота следования импульсов ГТИ должна быть не меньше удвоенной максимальной частоты спектра частот, передаваемой в радиоимпульсе информации. Максимальная длительность задержки, которая может быть получена в СЛЗ, равна произведению числа триггеров в каждом из регистров сдвига на величину периода следования тактовых импульсов. СЛЗ предназначена, в основном, для работы в приемном устройстве системы с временным уплотнением канала связи, принимающего сигналы от установок, работающих с разными длительностями импульсов /радиоимпульсов/. 8 ил.
2085026
патент выдан:
опубликован: 20.07.1997
УСТРОЙСТВО ЗАДЕРЖКИ

Область применения: устройство задержки может быть использовано в системах автоматического управления технологическими процессами. Сущность изобретения: устройство содержит элементы И-НЕ 1, 2, 7, 8, элемент И 10, диоды 3, 1, генератор импульсов 12, конденсатор 5, резистор 4. 2 ил.
2071169
патент выдан:
опубликован: 27.12.1996
УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСА

Использование: в устройствах импульсной техники и автоматики. Сущность изобретения: формирование пороговых напряжений компаратора от выходного напряжения самого компаратора позволяет снизить потребление энергии от источника питания, снизить влияние устройства на выходной каскад генератора входных импульсов, уменьшить аппаратурные затраты. 2 ил.
2028722
патент выдан:
опубликован: 09.02.1995
УСТРОЙСТВО ЗАДЕРЖКИ ИМПУЛЬСОВ И УДВОЕНИЯ ЧАСТОТЫ

Использование: в импульсной технике, в составе цифровых устройств электронной аппаратуры, в качестве удвоителя частоты с плавно регулируемой скважностью импульсов, в качестве элемента управляемой задержки импульсов, фазовращателя. Сущность: в устройстве, содержащем первый и второй элементы "Исключающее ИЛИ", первый вход второго элемента соединен с входной шиной и входом инвертора, второй вход второго элемента "Исключающее ИЛИ" соединен с выходом первого элемента и выходной шиной импульсов удвоенной частоты, выход инвертора соединен с катодом первого диода, анод которого соединен с первым входом первого элемента "Исключающее ИЛИ", катод второго диода соединен с входной шиной, а анод его соединен с вторым входом первого элемента "Исключающее ИЛИ", времязадающий конденсатор включен между входами первого элемента "Исключающее ИЛИ", включены дополнительно первый и второй транзисторы, эмиттеры которых соединены соответственно с катодами первого и второго диодов, коллекторы - с анодами диода, а базы соединены между собой и через регулирующий элемент с общей шиной, что обеспечивает увеличение точности установки значений длительностей задержек и импульсов с одновременным расширением диапазона их регулировки. 1 ил.
2025039
патент выдан:
опубликован: 15.12.1994
УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ СИГНАЛОВ

Использование: импульсная техника. Сущность изобретения заключается в том, что последовательные кванты задержки преобразуют в разрядные слова до максимальной задержки n = 4,8,16 за m операций, где m = log2n увеличивая за каждую операцию разрядность каждого слова в 2 раза, при этом частоту квантования понижают также в 2 раза, и обратное преобразование осуществляют коммутацией сигналов отдельных разрядов слоев с пропорционально пониженными частотами преобразования в трансформированном масштабе времени. 3 з.п.ф-лы, 4 ил.
2024186
патент выдан:
опубликован: 30.11.1994
УСТРОЙСТВО УПРАВЛЯЕМОЙ ДИСКРЕТНОЙ ЗАДЕРЖКИ

Использование: радиотехника, устройства цифровой техники, автоматики, устройства обработки дискретной информации. Устройство осуществляет дискретную задержку входной импульсно-кодовой информации (ИКИ) и состоит из счетчика адреса записи, схемы выбора микросхемы памяти при записи, счетчика адреса считывания, схемы выбора микросхемы памяти при считывании, формирователя сигналов "Запись-считывание" (Зп/Сч), схемы разделения адресов Зп/Сч, схемы разделения выбора микросхемы памяти Зп/Сч, блока памяти и триггера-формирователя. За счет введения в устройство управляемого счетчика адреса считывания, схем выбора микросхем памяти при записи и при считывании, схемы разделения адресов Зп/Сч и схемы разделения выбора микросхемы памяти Зп/Сч стало возможным осуществлять дискретную задержку входной ИКИ с высокой точностью и в большом временном диапазоне с минимальными аппаратурными затратами. Способ задания величины задержки с помощью установки начального адреса в счетчик адреса считывания прост и универсален. Указанное выше существенно расширяет возможности данного устройства и делает его универсальным. 5 ил.
2024185
патент выдан:
опубликован: 30.11.1994
ПЕРЕСТРАИВАЕМАЯ ЛИНИЯ ЗАДЕРЖКИ

Использование: микроэлектроника, вычислительная техника, а именно линии задержки (ЛЗ), применяемые для обеспечения синхронизации между электронными системами различного назначения. Сущность: перестраиваемая ЛЗ содержит n ячеек задержки (ЯЗ), выходы которых соединены с соответствующими выходами ЛЗ. Каждая ЯЗ включает в себя первый и второй двойные инверторы (ДИ), первый и второй элементы задержки (ЭЗ), первый и второй элементы И, элемент ИЛИ - НЕ, инвертор, шину управления задержкой фронта (ШУЗФ) и шину управления задержкой среза (ШУЗС). Для первой ЯЗ входы первого и второго ДИ соединены между собой и образуют вход ЯЗ. Прямой выход первого ДИ соединен с входом первого ЭЗ, выход которого подключен к первому входу второго элемента И, а второй вход второго элемента И соединен с прямым выходом второго ДИ. Инверсный выход первого ДИ соединен с входом второго ЭЗ, выход которого подключен к инверсному входу первого элемента И, а прямой вход первого элемента И соединен с инверсным выходом второго ДИ. Выходы первого и второго элементов И соединены с входами элемента ИЛИ - НЕ, выход которого через инвертор соединен с выходом ЯЗ. ШУЗФ подключена к управляющим выходам первого ЭЗ, а ШУЗС - к управляющим входам второго ЭЗ. Внутренние связи ЯЗ с второй по n- ю аналогичны связям первой ЯЗ за исключением инверсии в подключении первого и второго ДИ к ЭЗ и элементам И. Вход первой ЯЗ соединен с входом ЛЗ, выход элемента ИЛИ - НЕ первой ЯЗ - с входом второй ЯЗ, выход элемента ИЛИ - НЕ второй ЯЗ - с входом n - 1 - й ЯЗ, а выход элемента ИЛИ - НЕ n - 1-й ЯЗ с входом n-й ЯЗ. 1 з.п. ф-лы, 2 ил.
2019912
патент выдан:
опубликован: 15.09.1994
УПРАВЛЯЕМАЯ ЛИНИЯ ЗАДЕРЖКИ

Сущность изобретения: линия задержки содержит первый, второй, третий и четвертый МДП-транзисторы в каждом звене линии задержки, причем вход первого звена соединен с входом, а выход последнего звена соединен с выходом управляемой линии задержки, вторую и первую шину питания, причем вход последующего звена задержки соединен с выходом предыдущего звена задержки. В каждом звене затворы транзисторов разного типа проводимости соединены с входом, а стоки с выходом затвор транзистора соединен с управляющим входом. В каждом нечетном звене транзисторы второго типа проводимости включены параллельно между шиной и истоком транзистора второго типа проводимости, затвор транзистора второго типа проводимости и исток транзистора первого типа проводимости соединены с шиной. В каждом четном звене транзисторы первого типа проводимости включены параллельно между шиной и истоком транзистора первого типа проводимости, а затвор транзистора первого типа проводимости и исток транзистора второго типа проводимости соединены с шиной. 1 ил.
2012999
патент выдан:
опубликован: 15.05.1994
Наверх