Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных: ...арифметико-логические устройства (ALU), т.е. оборудование или устройства для выполнения двух или более операций, относящихся к группам  ,7/483 – G06F 7/57

Группа изобретений относится к области микроэлектроники и вычислительной технике и может быть использована для построения высокопроизводительных вычислительных систем для обработки потоков данных в режиме реального времени. Техническим результатом является повышение эффективности вычислений за счет распараллеливания прикладных вычислительных алгоритмов. Устройство содержит наборы внешних одноразрядных входов и выходов, регистр кода настройки, входной коммутатор, блок обработки данных и выходной коммутатор, управляемые соответствующими полями кода настройки, причем входной и выходной коммутаторы и блок обработки данных управляются парами альтернативных полей кода настройки, выбор одного из которых обеспечивается соответствующим многоразрядным мультиплексором, управляемым одноразрядным сигналом переменной условия. 2 н. и 5 з.п. ф-лы, 6 ил.

Устройство предназначено для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит пять мажоритарных элементов. 1 ил.

Устройство предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит двенадцать мажоритарных элементов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит n D-триггеров, n элементов ИЛИ-НЕ, n размыкающих ключей и n замыкающих ключей. 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в отказоустойчивой аппаратуре. Техническим результатом является сокращение аппаратных затрат при реализации систем логических функций большого количества переменных. Устройство содержит группы D-триггеров, блоки вычисления функций, счетчик, дешифратор, блоки конъюнкций, блоки значений конъюнкций, при этом блоки вычисления функций, блоки конъюнкций, блоки значений конъюнкций реализованы на базе логических элементов 2·2НЕ-И-ИЛИ, реализующих функцию . 4 ил., 8 табл.

Изобретение предназначено для реализации симметричных логических функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, либо сложения по модулю 2 тех же трех аргументов. Логический модуль содержит шесть замыкающих и шесть размыкающих ключей. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Технический результат заключается в повышении быстродействия за счет уменьшения времени реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов. Для достижения указанного технического результата предлагается логический процессор, предназначенный для реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов, который может быть использован в системах цифровой вычислительной техники как средство преобразования кодов, а также содержащий девятнадцать вычислительных ячеек (1₁, , 1₁₉), каждая из которых содержит элемент ИЛИ (2) и элемент И (3). 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем булевых функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем. Техническим результатом является уменьшение длительности вычислений. Устройство содержит блоки памяти, сумматоры, мультиплексоры, блок вычисления остатка по модулю, регистр памяти, логические элементы И, ИЛИ-НЕ. 4 ил., 7 табл.

Изобретения относятся к вычислительной технике и могут быть использованы при построении быстродействующих арифметических устройств ЭВМ на базе однородных вычислительных сред. Техническим результатом является повышение быстродействия и надежности. Ячейка однородной вычислительной среды содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, два триггера. 3 н.п. ф-лы, 8 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является упрощение устройства за счет сокращения количества выводов, на которые подаются входные двоичные сигналы, и уменьшения числа мест пересечения соединений при сохранении функциональных возможностей. Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов, при этом логический преобразователь содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (1₁, , 1₅), резистор (2), двадцать один ключ (3 ₁₁, , 3₂₅) и связи между ними. 1 ил., 1 табл.

Изобретение относится к вычислительной технике, в частности к специализированным процессорам с высокой степенью параллелизма. Технический результат заключается в снижении сложности спецпроцессора за счет упрощения структуры процессорного блока, в расширении функциональных возможностей за счет снятия ограничений на число дизъюнкций в булевой функции и в повышении скорости решения задачи о выполнимости булевых функций за счет отказа от этапа предварительной настройки спецпроцессора. Спецпроцессор содержит усилитель синхросигнала, N-разрядный регистр сдвига, процессорный блок иерархического уровня N, состоящий из блоков иерархического уровня J (J=1, N), каждый из которых состоит из идентичных первого и второго блоков иерархического уровня J-1, первого элемента «ИЛИ» и первого мультиплексора, и базового блока иерархического уровня 0, содержащий первый и второй RS триггеры, второй, третий и четвертый элементы «ИЛИ», первый, второй и третий элементы «И», элемент «исключающее ИЛИ», второй мультиплексор. 5 ил.

Логический модуль предназначен для воспроизведения простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический модуль реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и содержит пять элементов И, пять элементов ИЛИ и четыре мажоритарных элемента. Техническим результатом является расширение функциональных возможностей за счет дополнительно введенных логических элементов. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано как специализированный вычислитель универсальный в классе логических вычислений. Техническим результатом является уменьшение длительности вычислений. Устройство содержит коммутатор, 2^k блоков памяти хранения коэффициентов, где k - количество булевых переменных разложения, (n-k+1) мультиплексоров выделения группы коэффициентов, сумматор, d мультиплексоров выделения информационного разряда, 2^k блоков памяти хранения значений адресов информационных разрядов, многоканальный мультиплексор. 2 ил., 1 табл., 6 пр.

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих сжатие массивов двоичных векторов в конвейерном режиме. Техническим результатом является повышение надежности однородной вычислительной среды за счет сокращения числа связей между ячейками однородной вычислительной среды и повышение быстродействия за счет использования более быстродействующих ячеек однородной вычислительной среды. Устройство содержит матрицу ячеек однородной вычислительной среды, содержащую m-1 строк и m-1 столбцов, где m - число разрядов входного сигнала, при этом ячейка содержит элемент ИЛИ, элемент И, два триггера. 3 ил., 1 табл.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет реализации функций генерации псевдослучайных чисел, кодирования и декодирования в кодах. Однородная среда с программируемой структурой, содержащая блок управления и настройки и блок однотипных ячеек. В качестве ячеек выбраны ячейки, образующие однородную регистровую среду, с программируемой структурой, представляющую системный аппаратный ресурс, в котором в процессе эксплуатации системы программно сформированы структуры виртуальных преобразователей информации и функциональные узлы цифровых устройств автоматики и вычислительной техники. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия, достигаемые в результате сокращения количества мажоритарных элементов и уменьшения максимального времени задержки распространения сигнала. Устройство содержит четыре информационных и три настроечных входов, мажоритарные элементы (1₁, , 1₇) и выполнено с возможностью реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов. 1 ил.

Изобретение предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит три настроечных входа, мажоритарные элементы, сгруппированные в 6 групп, причем первая-пятая группы содержат по три мажоритарных элемента, шестая группа - два мажоритарных элемента. 1 ил., 1 табл.

Устройство относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем логических функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения контроля ошибок логических вычислений. Устройство содержит блок конъюнкций, два блока памяти, два сумматора, блок вычисления остатка по модулю, элемент ИЛИ-НЕ, элемент И, регистр памяти. 2 ил., 5 табл.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Логический преобразователь содержит шесть мажоритарных элементов, четыре информационных входа, два настроечных входа. 1 ил.

Изобретения относятся к процессорам, содержащим итерационные арифметико-логические устройства с контролируемой точностью для выполнения итерационных арифметических операций. Техническим результатом является снижение потребляемой мощности процессора при выполнении вычислений. Устройство содержит арифметико-логическую схему, выполненную с возможностью итерационно обрабатывать операнды первой точности, для получения результата; и схему контроля точности, выполненную с возможностью принимать программируемый бит точности (РВР) указывающий ожидаемую вторую точность, которая меньше, чем первая точность, и обеспечивать возможность процессору завершать итерационную обработку, когда результат достигает запрограммированной второй точности, меньшей, чем первая точность. 3 н. и 12 з.п. ф-лы, 6 ил.

Логический модуль предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является расширение функциональных возможностей устройства за счет реализации любой из пяти простых симметричных булевых функций х₁₄ х₂ х₃, х₁х₂ х₁х₃ х₂х₃, х₁х₂х ₃ и х₁х₂ х₁х₃ х₁х₄ х₂х₃ х₂х₄ х₃х₄, х₁х₂х ₃ х₁х₂х₄ х₁х₃х₄ х₂х₃х₄, зависящих соответственно от трех и четырех аргументов - входных двоичных сигналов. Устройство содержит элемент, элемент ИЛИ, два мажоритарных элемента. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов. Устройство содержит четыре мажоритарных элемента. 1 ил.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит восемь мажоритарных элементов, четыре информационных и три настроечных входа. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано как специализированный вычислитель систем булевых функций. Техническим результатом является уменьшение длительности вычислений. Поставленная цель достигнута за счет обеспечения вычисления не всей системы булевых функций, представленной в модулярной числовой нормальной форме, а лишь одной системы подфункций, представленной в модулярной числовой нормальной форме, полученной в результате примененного к системе булевых функций разложения. Устройство содержит коммутатор, блок конъюнкций, 2^k блоков памяти, где k - количество булевых переменных разложения,

2^n-k мультиплексоров, сумматор. 2 ил.

Изобретение относится к вычислительной технике и может найти применение в системах обработки сигналов. Техническим результатом является расширение функциональных возможностей устройства за счет обработки сигналов и изображений при работе с вещественной арифметикой. Устройство содержит буфер инструкций, блок управления памятью, кэш-память второго уровня, целочисленное арифметико-логическое устройство (АЛУ), блок вещественной арифметики и системный контроллер. 3 з.п. ф-лы, 4 ил.

Логический вычислитель предназначен для реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является расширение функциональных возможностей устройства за счет реализации параллельного либо последовательного набора булевых функций, зависящих соответственно от последовательного либо параллельного набора указанных аргументов. Устройство содержит n замыкающих ключей, n размыкающих ключей, n элементов И, n элементов ИЛИ и n D-триггеров. 2 ил., 2 табл.

Изобретение относится к цифровым сигнальным процессорам с конфигурируемыми блоками умножения-накопления (БУН) и арифметико-логическими устройствами (АЛУ). Техническим результатом является увеличение быстродействия устройства и обеспечение гибкости для одновременного выполнения операций различных типов. Устройство содержит первый БУН, для приема и перемножения первого и второго операндов, сохранения полученного результата в первом промежуточном регистре, суммирования его с третьим операндом, второй БУН, для приема и перемножения четвертого и пятого операндов, сохранения полученного результата во втором промежуточном регистре, суммирования шестого операнда или с сохраненным вторым промежуточным результатом, или с суммой сохраненных первого и второго промежуточных результатов, причем БУНы реагируют на процессорные инструкции для динамической реконфигурации между первой конфигурацией, в которой работают первый и второй БУНы в качестве двух независимых, и второй конфигурацией, в которой работают первый и второй БУНы в качестве соединенных БУНов. 4 н. и 17 з.п. ф-лы, 9 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение реализации простых симметричных булевых функций ₁..., _n за счет исключения зависимости между временем, в течение которого аргументы этих функций (входные двоичные сигналы) не должны изменяться, и индексом реализуемой функции, а также исключение зависимости между длительностью такта вычисления и количеством входных двоичных сигналов. Устройство содержит n D-триггеров, n элементов ИЛИ-НЕ, n замыкающих ключей, n размыкающих ключей, n+1 резисторов. 2 ил., 1 табл.

Логический вычислитель предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является расширение функциональных возможностей устройства за счет реализации любой из n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов. Устройство содержит n D-триггеров, n замыкающих ключей, n резисторов и n-1 элементов «Запрет». 2 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение управления устройства за счет обеспечения реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, с помощью меньшего количества импульсов управляющего сигнала. Устройство содержит n логических модулей, каждый из которых содержит элемент И, элемент ИЛИ, замыкающий и размыкающий ключи, D - триггер. 2 ил., 1 табл.