способ обнаружения скрытых дефектов матричных бис считывания

Классы МПК:H01L21/66 испытания или измерения в процессе изготовления или обработки
Автор(ы):, , , ,
Патентообладатель(и):Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (RU)
Приоритеты:
подача заявки:
2013-04-01
публикация патента:

Изобретение относится к тестированию матричных БИС считывания и может быть использовано для определения координат скрытых дефектов типа утечек сток-исток, которые невозможно обнаружить до стыковки кристаллов БИС считывания и матрицы фоточувствительных элементов. На кремниевой пластине с годными БИС считывания вскрывают окна в защитном слое окисла к металлизированным площадкам истоков МОП транзисторов, наносят слой индия, формируют области индия в виде изолированных друг от друга полос, ориентированных в направлении, перпендикулярном стоковым шинам, которые закорачивают истоки МОП транзисторов между собой в каждой полосе. Проводят контроль функционирования мультиплексора с выявлением стоков со скрытыми дефектами путем закорачивания индиевых полос на подложку с последующим формированием индиевых микроконтактов. Производят поиск дефекта в пределах только той полосы, где зафиксирована утечка, тем самым уменьшается время определения координат дефекта, так как нет необходимости проверять все истоки, принадлежащие данной стоковой шине, в которой обнаружен дефект. 4 ил.

способ обнаружения скрытых дефектов матричных бис считывания, патент № 2523752 способ обнаружения скрытых дефектов матричных бис считывания, патент № 2523752 способ обнаружения скрытых дефектов матричных бис считывания, патент № 2523752 способ обнаружения скрытых дефектов матричных бис считывания, патент № 2523752

Формула изобретения

Способ обнаружения скрытых дефектов матричных БИС считывания, заключающийся в том, что на кремниевой пластине с годными БИС считывания вскрываются окна в защитном слое окисла к металлизированным площадкам истоков МОП транзисторов, наносится слой индия, формируются области закорачивания истоков МОП транзисторов слоем индия, проводится контроль годных кристаллов с обнаружением скрытых дефектов, проводится формирование индиевых микроконтактов и поиск дефектов, отличающийся тем, что с целью уменьшения времени поиска дефекта области индия формируются в виде изолированных друг от друга полос, ориентированных в направлении, перпендикулярном стоковым шинам, которые закорачивают истоки МОП транзисторов между собой, проводится контроль функционирования мультиплексора с выявлением стоков со скрытыми дефектами путем закорачивания индиевых полос на подложку с последующим формированием индиевых микроконтактов и поиском дефектов в пределах одной полосы микроконтактов из этих индиевых полос.

Описание изобретения к патенту

Изобретение относится к вопросам тестирования матричных БИС считывания - МОП мультиплексоров.

В настоящее время широко используется способ изготовления гибридных ИК МФПУ методом перевернутого монтажа кристаллов фоточувствительного элемента и кремниевого МОП мультиплексора при помощи индиевых микроконтактов. После стыковки часто проявляются электрические дефекты МОП мультиплексора. Например, электрическая связь между входными контактами и выходными шинами МОП мультиплексора (исток - шина стока ключевого МОП транзистора) в ячейке матрицы считывания фотосигнала. Определить координаты (номера строк и столбцов) такого дефекта без специальных мер тестирования до стыковки невозможно.

Известно, что для выявления упомянутого выше дефекта используется сплошной слой In, закорачивающий все истоки МОП транзисторов на подложку [патент на изобретение № 2415493. Способ обнаружения скрытых дефектов матричного или линейного кремниевого МОП мультиплексора. Акимов В.М., Васильева Л.А., Есина Ю.В., Климанов Е.А., Лисейкин В.П.]. Номер шины стоков при этом легко определяется визуально на мониторе или осциллографе либо программным способом. Определение второй координаты скрытого дефекта производится уже после создания индиевых микроконтактов.

Указанный метод обнаружения дефектов имеет существенный недостаток. Так, определение второй координаты скрытого дефекта занимает длительное время, т.к. в ряде случаев для поиска закоротки сток-исток приходится проводить зондовый контроль всех истоков данного стока, что значительно снижает производительность операции контроля скрытых дефектов.

Задачей изобретения является уменьшение времени, необходимого для определения координат скрытого дефекта типа закоротки сток-исток путем формирования слоя индия в виде дискретных областей - полос, перпендикулярно направленных стоковым шинам, в которых и проводится последовательное тестирование кристалла на обнаружение дефектов МОП мультиплексора.

Технический результат - уменьшение времени обнаружения дефектов, достигается тем, что:

- на металлизированные площадки истоков, вскрытые в окисле, наносят слой индия;

- при помощи фотолитографической обработки формируют области индия в виде полос, которые ориентированы перпендикулярно направлению шин стоков без закоротки их на подложку;

- контролируют функционирование мультиплексора и фиксируют наличие скрытых закороток исток-сток поочередным подсоединением индиевых полос к подложке;

- методом фотолитографии из индиевых полос формируют индиевые микроконтакты;

- производится операция по определению скрытого дефекта сток-исток в пределах только той полосы, где зафиксирована эта утечка, тем самым уменьшается время обнаружения дефекта, т.к. нет необходимости проверять все истоки, принадлежащие данной стоковой шине, в которой обнаружен дефект.

Последовательность технологической цепочки предлагаемого способа иллюстрируется на фиг.1-4, где

1 - фрагмент кремниевой пластины с годным кристаллом МОП мультиплексора;

2 - слой защитного окисла;

3 - контактные окна к металлизированным площадкам истоков МОП транзисторов;

4 - стоковые шины;

5 - слой индия;

6 - области индия в виде полос, сформированные перпендикулярно стоковым шинам без закоротки на подложку;

7 - контактные площадки для контроля функционирования МОП мультиплексора;

8 - индиевые микроконтакты.

Способ обнаружения скрытых дефектов МОП мультиплексоров осуществляется в следующей последовательности:

- на кремниевую пластину с годными МОП мультиплексорами и со вскрытыми окнами к истокам в слое защитного окисла (фиг.1) напыляется слой индия (фиг.2);

- проводится фотолитографическая обработка по слою индия для получения областей индия в виде полос, которые закорачивают истоки МОП транзисторов между собой в каждой области в направлении, перпендикулярном стоковым шинам - строкам матрицы (фиг.3), количество полос обычно определяется как целое число, ближайшее к значению корня квадратного из числа столбцов матрицы МОП мультиплексора;

- проводится контроль функционирования годных МОП мультиплексоров с выявлением скрытых дефектов - закороток исток-сток. Электрический контроль заключается в последовательном закорачивании индиевых полос на подложку с одновременной фиксацией появления при этом утечек сток-исток;

- проводится фотолитографическая обработка по слою индия для формирования микроконтактов (фиг.4);

- производятся операции по определению скрытых дефектов сток-исток путем зондового поиска дефекта в пределах только той полосы, где зафиксирована утечка сток-исток.

Класс H01L21/66 испытания или измерения в процессе изготовления или обработки

способ определения мольной доли li2o в монокристаллах linbo3 -  патент 2529668 (27.09.2014)
устройство для сортировки на группы по электрическим параметрам плоских хрупких изделий -  патент 2528117 (10.09.2014)
способ контроля качества алмазных пластин, предназначенных для изготовления детекторов ионизирующих излучений -  патент 2525636 (20.08.2014)
термокамера для испытания электронных изделий -  патент 2523098 (20.07.2014)
способ контроля качества светодиодной структуры -  патент 2521119 (27.06.2014)
способ определения электропроводности и толщины полупроводниковых пластин или нанометровых полупроводниковых слоев в структурах "полупроводниковый слой - полупроводниковая подложка" -  патент 2517200 (27.05.2014)
способ контроля дефектности эпитаксиальных слоев кремния на диэлектрических подложках -  патент 2515415 (10.05.2014)
способ увеличения выхода годных при изготовлении высокоплотных электронных модулей -  патент 2511007 (10.04.2014)
способ определения стойкости электронных компонентов и блоков радиоэлектронной аппаратуры к воздействию ионизирующих излучений -  патент 2504862 (20.01.2014)
способ измерения диффузионной длины неосновных носителей заряда в полупроводниках и тестовая структура для его осуществления -  патент 2501116 (10.12.2013)
Наверх