способ организации умножения чисел с плавающей запятой, представленных в системе остаточных классов

Классы МПК:G06F7/52 для умножения; для деления
G06F7/72 с помощью арифметического остатка
Автор(ы):,
Патентообладатель(и):Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Вятский государственный университет (ФГБОУ ВПО "ВятГУ") (RU)
Приоритеты:
подача заявки:
2012-04-17
публикация патента:

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных умножителей. Техническим результатом является повышение скорости вычисления. Способ содержит этапы, на которых осуществляют параллельную запись остатка по основанию pi множимого в элементы памяти матрицы i-го умножителя, параллельно выполняют подсчет количества единиц bi в каждом столбце i-й матрицы, сдвигают двоичное число b1 на один разряд вправо, суммируют с числом b2, полученную сумму способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 сдвигают на один разряд вправо и суммируют с числом b 3. Аналогичным образом осуществляют сдвиг полученных сумм и суммирование их с последующими числами до получения суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 при этом младший разряд числа b1 является первым разрядом s1 произведения, младший разряд каждой полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 ; является i-ым разрядом произведения. Сдвигают двоичное число способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 младший разряд полученного числа является (2*m)-м разрядом искомого произведения s2*m. В случае если si больше pi, производится коррекция полученного произведения si путем последовательного вычитания из si основания pi до тех пор, пока si не станет меньше pi, иначе коррекция не производится, одновременно суммируют порядки сомножителей, полученная сумма является порядком искомого произведения. 2 ил. способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574

способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574

Формула изобретения

Способ организации умножения двоичных чисел с плавающей запятой, представленных в системе остаточных классов по основаниям р 1, р2, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , pk, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , pn, заключающийся в том, что в i-м умножителе, где iспособ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 *[1, n], содержащем: 2*m-1 счетчиков единичных бит, 2*m-1 двухплечевых сумматоров, 2*m-1 сдвиговых регистров и одну матрицу на элементах памяти, размерность которой составляет (2*m-1) столбцов и m строк, где m - разрядность i-го основания системы остаточных классов, происходит параллельная запись остатка по основанию pi множимого в элементы памяти матрицы i-го умножителя, причем в ячейки с 1 по m первой строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда первый разряд множителя равен единице, иначе записываются нули, в ячейки с 2 по m+1 второй строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда второй разряд множителя равен единице, иначе записываются нули, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , в ячейки с k по (m+k-1) k-й строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда k-й разряд множителя равен единице, иначе записываются нули, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , в ячейки с m по (2*m-1) m-й строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда n-й разряд множителя равен единице, иначе записываются нули, во все остальные ячейки матрицы записываются нули, затем параллельно выполняется подсчет количества единиц с использованием счетчика единичных бит в первом столбце i-й матрицы, втором столбце i-й матрицы, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , k-м столбце i-й матрицы, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , (2*m-1)-м столбце i-й матрицы; в результате параллельного подсчета количества единиц в (2*m-1) столбцах i-й матрицы формируется (2*m-1) двоичных чисел - значений количества единиц в соответствующих m-разрядных столбцах i-й матрицы, причем первое двоичное число b1 - значение количества единиц в первом m-разрядном столбце i-й матрицы, второе двоичное число b2 - значение количества единиц во втором m-разрядном столбце i-й матрицы, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , k-е двоичное число bk - значение количества единиц в k-м m-разрядном столбце i-й матрицы, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , m-е двоичное число b2*m-1 - значение количества единиц в (2*m-1)-м m-разрядном столбце i-й матрицы; младший разряд числа b1 является первым разрядом s1 произведения m-разрядных остатков по основанию pi исходных чисел; затем выполняется сдвиг двоичного числа b1 на один разряд вправо, после чего полученный результат суммируется с числом b2, где младший разряд полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является вторым разрядом s2 произведения m-разрядных остатков по основанию pi исходных чисел; затем выполняется сдвиг двоичного числа способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 на один разряд вправо, после чего полученный результат суммируется с числом b3, младший разряд полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является третьим разрядом s3 произведения m-разрядных остатков по основанию pi исходных чисел; и так далее вычисления продолжаются аналогичным образом до вычисления суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , младший разряд которой является k-м разрядом sk произведения m-разрядных остатков по основанию pi исходных чисел; затем выполняется сдвиг двоичного числа способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , на один разряд вправо, после чего полученный результат суммируется с числом bk+1, младший разряд полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является (k+1)-м разрядом sk+1 произведения m-разрядных остатков по основанию pi исходных чисел; и так далее вычисления продолжаются аналогичным образом до вычисления суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , младший разряд которой является (2*m-1)-м разрядом s 2*m-1 произведения m-разрядных остатков по основанию p i исходных чисел; затем выполняется сдвиг двоичного числа способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , младший разряд полученного числа является (2*m)-м разрядом искомого произведения s2*m; в итоге будет сформировано произведение si m-разрядных остатков по основанию pi исходных чисел - число, составленное из последовательности бит: s1, s2, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , sk, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , s2*m; в том случае, если si больше pi, производится коррекция полученного произведения si для невыхода за пределы основания путем последовательного вычитания из si основания pi до тех пор, пока si не станет меньше pi, иначе коррекция не производится, одновременно с вычислением произведения m-разрядных остатков суммируются порядки сомножителей, полученная сумма является порядком искомого произведения.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих параллельно-конвейерных умножителей, обрабатывающих массивы положительных чисел с плавающей запятой в системе остаточных классов (СОК).

Операция умножения (далее по тексту умножение) в СОК производится параллельно по нескольким основаниям pi, их количество n определяется диапазоном Р представления чисел: Р=p1*p2 *способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 *pn, где * - знак умножения. Представление числа в СОК обеспечивается наименьшими неотрицательными остатками А i по системе взаимно простых оснований pi(iспособ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 [1, n]).

Вещественные числа в системе остаточных классов представляют собой позиционный порядок и мантиссу, состоящую из набора остатков по основаниям pi.

Известен итерационный способ умножения целых m-разрядных чисел с плавающей запятой, который применим к числам, представленным как в позиционной системе счисления, так и в системе остаточных классов. В этом способе умножение сводится к последовательности сложений с накоплением, которые выполняются последовательно. При сдвигах множителя освободившиеся разряды заполняются нулями. Если первый бит m-разрядного множителя равен единице, то первое слагаемое является множимым, иначе первое слагаемое равно нулю. Если второй бит множителя равен единице, то второе слагаемое является множимым, сдвинутым на один разряд влево, иначе второе слагаемое равно нулю. К сумме первого и второго слагаемых прибавляется множимое, сдвинутое на два разряда влево, если второй бит множителя равен единице, иначе прибавляется нуль. Затем к полученной сумме прибавляется множимое, сдвинутое на три разряда влево, если третий бит множителя равен единице, иначе прибавляется нуль. И так далее до k-го разряда множителя, к накопленной сумме прибавляется множимое, сдвинутое на k разрядов влево, если k-й бит множителя равен единице, иначе прибавляется нуль. И так далее до m-го разряда множителя, к накопленной сумме прибавляется множимое, сдвинутое на m разрядов влево, если m-й бит множителя равен единице, иначе прибавляется нуль. В итоге накопленная сумма является искомым произведением сомножителей. Недостаток этого способа состоит в том, что, во-первых, при итерационном способе умножения чисел выполняется m-1 операций суммирования, а с учетом последовательного способа переносов в старшие разряды количество тактов суммирования равно (m-1)*2*m. Во-вторых, процесс формирования суммы является последовательным процессом.

Техническим результатом от использования заявляемого способа организации умножения чисел с плавающей запятой, представленных в системе остаточных классов, является повышение скорости вычисления за счет замены серии из m-1 арифметических операций сложения 2*(m-1) параллельно исполняемыми операциями подсчета количества единичных бит в разрядных срезах, формируемых из разрядов множимого. Данная операция выполняется параллельно для всех остатков по основаниям системы остаточных классов, формирующих сомножители. На основании анализа и модификации полученных значений сумм количества единиц во всех разрядных срезах выполняется формирование значения двоичного числа, являющегося значением искомого произведения. В результате количество тактов, необходимых для формирования значения суммы массива целых двоичных чисел - произведения, будет равно (log2m)*2*m тактов. Таким образом, предлагаемый способ обеспечивает выполнение операции формирования произведения быстрее известного итерационного способа в ((m-1)*2*m)/((log 2m)*2*m)=(m-1)/log2m раз, например, при m=64 вычисления будут выполняться в 8 раз быстрее.

Описание работы устройства: способ организации умножения двоичных чисел с плавающей запятой, представленных в системе остаточных классов по основаниям p1, p2, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , pk, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , pn, заключается в том, что в i-м умножителе, где iспособ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 [1,n], содержащем: 2*m-1 счетчиков единичных бит, 2*m-1 двухплечевых сумматоров, 2*m-1 сдвиговых регистров и одну матрицу на элементах памяти, размерность которой составляет (2*m-1) столбцов и m строк, где m - разрядность i-го основания системы остаточных классов, происходит параллельная запись остатка по основанию pi множимого в элементы памяти матрицы i-го умножителя, причем каждый i-й двоичный позиционный остаток по основанию p i можно представить в виде последовательности бит A i(am,am-1,способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 ,a2,a1), где m - разрядность остатка, iспособ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 [1, n].

Происходит параллельная запись остатка по основанию pi множимого в ячейки матрицы на элементах памяти. В ячейки с 1 по m первой строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда первый разряд множителя равен единице, иначе записываются нули.

В ячейки с 2 по m+1 второй строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда второй разряд множителя равен единице, иначе записываются нули.

И так далее, в ячейки с k по (m+k-1) k-й строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда k-й разряд множителя равен единице, иначе записываются нули.

И так далее, в ячейки с m по (2*m-1) второй строки матрицы записывается m-разрядный остаток по основанию pi множимого в том случае, когда m-й разряд множителя равен единице, иначе записываются нули; во все остальные ячейки матрицы записываются нули.

В общем виде размещение множимого в ячейках матрицы на элементах памяти выглядит следующим образом:

способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574

Затем производится параллельный подсчет количества единиц в 2*m-1 двоичных векторах, являющихся столбцами приведенной выше матрицы. В результате формируется 2*m-1 двоичных чисел bj - значений количества единиц в соответствующих m-разрядных векторах, где jспособ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 [1,2*m-1].

В результате параллельного подсчета количества единиц в (2*m-1) столбцах матрицы формируется (2*m-1) двоичных чисел - значений количества единиц в соответствующих m-разрядных столбцах матрицы, причем первое двоичное число b 1 - значение количества единиц в первом m-разрядном столбце матрицы, второе двоичное число b2 - значение количества единиц во втором m-разрядном столбце матрицы, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , k-e двоичное число bk - значение количества единиц в k-ом m-разрядном столбце матрицы, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , (2*m-1)-е двоичное число b2*m-1 - значение количества единиц в (2*m-1)-ом m-разрядном столбце матрицы.

Младший разряд числа b1 является первым разрядом s1 произведения m-разрядных остатков по основанию p1 исходных чисел. Затем выполняется сдвиг двоичного числа b1 на один разряд вправо, после чего полученный результат суммируется с числом b2, где младший разряд полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является вторым разрядом s2 произведения m-разрядных остатков по основанию pi исходных чисел.

Затем выполняется сдвиг двоичного числа способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 на один разряд вправо, после чего полученный результат суммируется с числом b3, младший разряд полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является третьим разрядом s3 произведения m-разрядных остатков по основанию pi исходных чисел. И далее вычисления продолжаются аналогичным образом до вычисления суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , младший разряд которой является k-м разрядом sk произведения m-разрядных остатков по основанию pi исходных чисел.

Затем выполняется сдвиг двоичного числа способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 на один разряд вправо, после чего полученный результат суммируется с числом bk+1, младший разряд полученной суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является (k+1)-м разрядом sk+1 произведения m-разрядных остатков по основанию pi исходных чисел. И далее вычисления продолжаются аналогичным образом до вычисления суммы способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , младший разряд которой является (2*m-1)-м разрядом s 2*m-1 произведения m-разрядных остатков по основанию p i исходных чисел.

Затем выполняется сдвиг двоичного числа способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , младший разряд полученного числа является (2*m)-м разрядом искомого произведения s2*m.

В итоге будет сформировано произведение s1 m-разрядных остатков по основанию pi исходных чисел - число, составленное из последовательности бит: s2, s2, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , sk, способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , s2*m.

В том случае если s i больше pi, производится коррекция полученного произведения si для невыхода за пределы основания путем последовательного вычитания из si основания pi до тех пор, пока si не станет меньше pi, иначе коррекция не производится.

Одновременно с вычислением произведения m-разрядных остатков суммируются порядки сомножителей, полученная сумма является порядком искомого произведения.

Пример: необходимо умножить два бинарных трехбитных (m=3) операнда: множимое a1 =111, множитель а2=101 по основанию р=10011. Запишем их в виде матрицы размерностью m=3 строк и 2*m-1=5 столбцов, в ячейки с 1 по m=3 первой строки записывается множимое, так как первый бит множимого равен единице. В ячейки с 2 по m+1=4 второй строки записываются нули, так как второй бит множимого равен нулю. В ячейки с 3 по 2*m-1=5 третьей строки записывается множимое, так как третий бит множителя равен единице. Во все остальные ячейки матрицы записываются нули:

способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574

Затем параллельно подсчитывается число единиц в столбцах матрицы: b1=001, b2=001, b3=010, b4=001, b5=001. Так как младший бит b1 равен единице, то бит результата s1=l.

Число b1 сдвигается на один разряд вправо и результат сдвига способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 суммируется с числом b2=001. Сумма способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , ее младший разряд является вторым битом результата s 2=1.

Число способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 сдвигается на один разряд вправо и результат сдвига способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 суммируется с числом b3=010. Сумма способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , ее младший разряд является третьим битом результата s 3=0.

Число способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 сдвигается на один разряд вправо и результат сдвига способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 суммируется с числом b4=001. Сумма способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , ее младший разряд является четвертым битом результата s4=0.

Число способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 сдвигается на один разряд вправо и результат сдвига способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 суммируется с числом b5=001. Сумма способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 , ее младший разряд является пятым битом результата s 5=0. Число способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 сдвигается на один разряд вправо и младший разряд результата сдвига способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 является шестым битом результата s6=1. В итоге получено произведение операндов s=(s6,s5 ,s4,s3,s2,s1)=100011. Так как s>p, необходима коррекция произведения, заключающаяся в вычитании из s основания p, то есть s'=s-p=100011-10011=10000, так как s'<p, то s' является искомым произведением исходных операндов по модулю р.

Если принять за время сложения пары m-разрядных остатков m тактов работы устройства, то время вычисления произведения в устройстве на базе описанного способа равно р*2*m тактов, где p - количество тактов, необходимых для подсчета бит в двоичном векторе, причем p=log2 m, в то время как время умножения итерационным способом равно 2*(m-1)*m тактов. Таким образом, быстродействие устройства на базе описанного способа в (m-1)/log2m раз выше по сравнению с быстродействием устройства на базе известного итерационного способа умножения.

Примером построения устройства на базе способа организации умножения чисел с плавающей запятой, представленных в системе остаточных классов, может служить ее программирование на программируемых логических интегральных схемах (ПЛИС).

На фиг.1 представлен вариант структурной схемы устройства, реализующего операцию вычисления произведения остатков в общем виде, где: 1 - счетчик единичных бит в двоичных векторах; 2 - p-разрядный двухплечевой сумматор, где p=log 2n; 3 - сдвиговый p-разрядный регистр; a1-a 2*m-1 - m-разрядные информационные входы схемы; s1 -s2*m-1 - одноразрядные информационные выходы схемы; b1-b2*m-1 - p-разрядные выходы счетчиков 1; способ организации умножения чисел с плавающей запятой, представленных   в системе остаточных классов, патент № 2485574 - разрядные выходы сумматоров 2.

На фиг.2 представлен вариант структурной схемы матрицы на элементах памяти для трехбитного остатка (m=3), где: 1 - логический элемент И; 2 - информационный триггер с одним входом данных, одним входом синхронизации и одним выходом данных; 3 - информационный вход триггера; 4 - вход синхронизации триггера; 5 - информационный выход триггера; x1, x2, x3 - входы схемы, на которые подается остаток множимого по трехбитному основанию; y1, y2, y3 - входы схемы, на которые подается остаток множителя по трехбитному основанию; a1,1÷a1,5, a2,1÷a 2,5, а3,1÷а3,5, - выходы матрицы на элементах памяти.

Класс G06F7/52 для умножения; для деления

устройство для умножения чисел в коде "1 из 4" -  патент 2475812 (20.02.2013)
устройство и способ комбинаторного кодирования сигналов с низкой сложностью -  патент 2438235 (27.12.2011)
ускоренный умножитель на нейронах -  патент 2322688 (20.04.2008)
нейронная сеть для деления чисел, представленных в системе остаточных классов -  патент 2305312 (27.08.2007)
способ, устройство и команда для выполнения знаковой операции умножения -  патент 2275677 (27.04.2006)
целочисленное умножение высокого порядка с округлением и сдвигом в архитектуре с одним потоком команд и множеством потоков данных -  патент 2263947 (10.11.2005)
устройство для умножения чисел в коде "1 из 4" -  патент 2251144 (27.04.2005)
делитель на нейронах -  патент 2249846 (10.04.2005)
умножитель на нейронах -  патент 2249845 (10.04.2005)
устройство для умножения по модулю пять -  патент 2181904 (27.04.2002)

Класс G06F7/72 с помощью арифметического остатка

устройство для преобразования из полиномиальной системы классов вычетов в позиционный код -  патент 2513915 (20.04.2014)
способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах -  патент 2509345 (10.03.2014)
устройство для определения знака модулярного числа -  патент 2503995 (10.01.2014)
устройство для сравнения чисел, представленных в системе остаточных классов -  патент 2503992 (10.01.2014)
способ организации умножения чисел с плавающей запятой, представленных в системе остаточных классов -  патент 2500018 (27.11.2013)
накапливающий сумматор по модулю -  патент 2500017 (27.11.2013)
полный одноразрядный сумматор по модулю -  патент 2484519 (10.06.2013)
устройство для обнаружения переполнения динамического диапазона, определения ошибки и локализации неисправности вычислительного канала в эвм, функционирующих в системе остаточных классов -  патент 2483346 (27.05.2013)
ячейка однородной вычислительной среды, однородная вычислительная среда и устройство для конвейерных арифметических вычислений по заданному модулю -  патент 2477513 (10.03.2013)
устройство для формирования остатка по произвольному модулю от числа -  патент 2445730 (20.03.2012)
Наверх