мощный свч ldmos транзистор и способ его изготовления

Классы МПК:H01L29/78 с полевым эффектом, создаваемым при помощи изолированного затвора
H01L21/336 с изолированным затвором
Автор(ы):, , , ,
Патентообладатель(и):ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ УНИТАРНОЕ ПРЕДРИЯТИЕ "НАУЧНО-ПРОИЗВОДСТВЕННОЕ ПРЕДПРИЯТИЕ "ПУЛЬСАР" (RU)
Приоритеты:
подача заявки:
2011-08-17
публикация патента:

Изобретение относится к электронной полупроводниковой технике. Сущность изобретения: в мощном СВЧ LDMOS транзисторе, содержащем кремниевую подложку с высокоомным и высоколегированным слоями p-типа проводимости, элементарные транзисторные ячейки с истоковой p+-перемычкой, p-карманом, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областями n-типа проводимости в высокоомном p--слое подложки, подзатворный диэлектрик и электроды затвора транзисторных ячеек на основе поликремния в виде узких продольных зубцов прямоугольного сечения с рядом прилегающих к ним со стороны истока ответвленных контактных площадок над p-карманами элементарных ячеек, металлические электроды стока, истока и шины, шунтирующие затворные зубцы транзисторных ячеек через примыкающие к ним ответвленные контактные площадки на лицевой стороне подложки и общий металлический электрод истока транзисторной структуры на ее тыльной стороне, под подзатворным диэлектриком ответвленных контактных площадок электродов затвора транзисторных ячеек размещены более высоколегированные по сравнению с p-карманами дополнительные n+-области, а ответвленные контактные площадки выполнены в виде двух смежных прямоугольных площадок, одна из которых непосредственно примыкает к затворным зубцам с длиной сторон, составляющих 0,8мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 1,0 от ширины затворных зубцов элементарных ячеек, а через вторую контактную площадку с длиной сторон большего размера затворные зубцы шунтируют металлическими шинами. Техническим результатом изобретения является создание транзистора с улучшенными частотными и энергетическими параметрами, с повышенной рентабельностью промышленного производства. 2 н. и 1 з.п. ф-лы, 2 ил. мощный свч ldmos транзистор и способ его изготовления, патент № 2473150

мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 мощный свч ldmos транзистор и способ его изготовления, патент № 2473150

Формула изобретения

1. Мощный СВЧ LDMOS транзистор, содержащий кремниевую подложку с высокоомным и высоколегированным слоями p-типа проводимости, элементарные транзисторные ячейки с истоковой p+-перемычкой, p-карманом, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областями n-типа проводимости в высокоомном p--слое подложки, подзатворный диэлектрик и электроды затвора транзисторных ячеек на основе поликремния в виде узких продольных зубцов прямоугольного сечения с рядом прилегающих к ним со стороны истока ответвленных контактных площадок над p-карманами элементарных ячеек, металлические электроды стока, истока и шины, шунтирующие затворные зубцы транзисторных ячеек через примыкающие к ним ответвленные контактные площадки на лицевой стороне подложки и общий металлический электрод истока транзисторной структуры на ее тыльной стороне, отличающийся тем, что под подзатворным диэлектриком ответвленных контактных площадок электродов затвора транзисторных ячеек размещены более высоколегированные по сравнению с p-карманами дополнительные n+-области, а ответвленные контактные площадки выполнены в виде двух смежных прямоугольных площадок, одна из которых непосредственно примыкает к затворным зубцам с длиной сторон, составляющей 0,8мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 1,0 ширины затворных зубцов элементарных ячеек, а через вторую контактную площадку с длиной сторон большего размера затворные зубцы шунтируют металлическими шинами.

2. Мощный СВЧ LDMOS транзистор по п.1, отличающийся тем, что расстояние Wот между примыкающими к затворным зубцам ответвленными контактными площадками определяется соотношением Wот=[к·d/(мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 зпов·fмакс)]1/2 (мкм), где к - коэффициент, равный 1,47·106 мкм/Ф, d - толщина подзатворного диэлектрика, мкм, мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 зпов - удельное поверхностное сопротивление затворных зубцов транзисторных ячеек, Ом/мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 , fмакс - максимальная рабочая частота транзисторной LDMOS структуры, ГГц.

3. Способ изготовления мощного СВЧ LDMOS транзистора, включающий формирование истоковых p+ -перемычек и p-карманов элементарных ячеек в высокоомном p --слое исходной кремниевой p-p+-подложки, выращивание подзатворного диэлектрика и формирование электродов затвора на основе поликремния в виде узких продольных зубцов прямоугольного сечения с рядом прилегающих к ним со стороны истока ответвленных контактных площадок над p-карманами элементарных ячеек, создание более высоколегированных по сравнению с p-карманами дополнительных n+-областей под подзатворным диэлектриком ответвленных контактных площадок электродов затвора элементарных ячеек, образование высоколегированных истоковых, высоколегированных и слаболегированных стоковых областей транзисторных ячеек n-типа проводимости посредством внедрения в подложку и последующего диффузионного перераспределения донорной примеси с использованием электродов затвора в качестве защитной маски, формирование металлических электродов стока, истока и шин, шунтирующих электроды затвора элементарных ячеек через примыкающие к ним ответвленные контактные площадки на лицевой стороне подложки и общего металлического электрода истока транзисторной структуры на ее тыльной стороне, отличающийся тем, что дополнительные высоколегированные n +-области формируют ионным внедрением донорной примеси в высокоомный p--слой подложки до выращивания подзатворного диэлектрика и создания p-карманов, а p-карманы транзисторных ячеек создают посредством внедрения ионов бора в подложку при использовании электродов затвора ячеек в качестве защитной маски с последующей диффузионной разгонкой внедренной акцепторной примеси в p-карманах, осуществляемой одновременно с диффузионной разгонкой донорной примеси в дополнительных n+-областях под ответвленными контактными площадками электродов затвора транзисторных ячеек.

Описание изобретения к патенту

Изобретение относится к электронной полупроводниковой технике, в частности к конструкциям и методам изготовления мощных кремниевых СВЧ LDMOS (Lateral Diffused Metal Oxide Semiconductor) транзисторов, и может быть использовано для создания на основе данных приборов радиоэлектронной аппаратуры нового поколения.

Известен мощный кремниевый СВЧ LDMOS транзистор типа BLF 2022-90 фирмы «Philips», способный отдать в нагрузку мощность до 90 Вт в диапазоне рабочих частот до 2,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 2,2 ГГц [1], выбранный в качестве аналога, включающий в свой состав: элементарные транзисторные ячейки с электродом затвора на основе поликремния в виде узких (0,82 мкм) продольных зубцов прямоугольного сечения протяженностью 330 мкм в высокоомном p --слое исходной кремниевой p+p--подложки; p--карманы, высоколегированные истоковые, высоколегированные и слаболегированные стоковые области транзисторных ячеек n-типа проводимости, сформированные ионным внедрением акцепторной и донорной примеси в высокоомный p--слой подложки при использовании электродов затвора элементарных ячеек и слоев фоторезиста в качестве защитной маски; металлические электроды стока, истока, экраны и шины, шунтирующие затворные зубцы элементарных ячеек по всей их протяженности через вскрытые в толстом (~1,0 мкм) межслойном диэлектрике контактные окна трехслойным металлическим покрытием (Ti/TiW/Au); общий металлический электрод истока транзисторной структуры на тыльной стороне подложки.

Наиболее критичным и дорогостоящим технологическим процессом изготовления транзисторной структуры аналога является шунтирование узких поликремниевых зубцов металлическим покрытием, который при ширине затворных зубцов элементарных ячеек порядка 0,4мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 0,6 мкм, необходимых для создания СВЧ LDMOS транзисторов с диапазоном рабочих частот до 3,0 ГГц и выше, становится вообще трудно реализуемым и малодоступным. Это основной недостаток аналога.

В качестве прототипа выбраны конструкция и способ изготовления СВЧ LDMOS транзистора [2], содержащего кремниевую подложку с высокоомным и высоколегированным слоями p-типа проводимости, элементарные транзисторные ячейки с истоковой p+-перемычкой и p-карманом в высокоомном p--слое подложки, подзатворный диэлектрик и электроды затвора на основе поликремния в виде узких зубцов прямоугольного сечения с рядом прилегающих к ним со стороны истока ответвленных контактных площадок над p-карманами элементарных ячеек, высоколегированные истоковые, высоколегированные и слаболегированные стоковые области транзисторных ячеек n-типа проводимости, сформированные ионным внедрением донорной примеси в p-карманы и высокоомный р--слой подложки при использовании электродов затвора элементарных ячеек и слоев фоторезиста в качестве защитной маски, межслойный диэлектрик и металлические электроды стока, истока и шины, шунтирующие затворные зубцы транзисторных ячеек через примыкающие к ним ответвленные контактные площадки на лицевой стороне подложки и общий металлический электрод истока транзисторной структуры на ее тыльной стороне. В протитипе не прямое, а внешнее «точечное» шунтирование затворных зубцов элементарных ячеек металлическим покрытием через примыкающие к затворным зубцам ответвленные контактные площадки позволило более доступными и менее дорогостоящими по сравнению с аналогом технологическими средствами реализовать экспериментальные образцы кремниевых LDMOS транзисторов с пороговыми напряжениями Uзи.пормощный свч ldmos транзистор и способ его изготовления, патент № 2473150 1,0 В и пробивными напряжениями стокового p-n перехода Uc.пpoб=16мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 20 В, которые на частоте 2 ГГц при напряжении питания по стоку Uс.пит=3,6мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 4,8 В отдавали в нагрузку мощность Рвых=0,8мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 1,8 Вт [2]. Однако несмотря на перспективные частотные возможности затворного узла элементарных ячеек, присущий прототипу ряд конструктивно-технологических недостатков, таких как формирование p-карманов до создания затворного узла и обусловленный этим выход p-карманов за пределы затворных зубцов в сторону стока, не позволяют оптимизировать одновременно степень легирования p-карманов и электрофизические параметры слаболегированной n-области стока элементарных ячеек, необходимые для реализации в прототипе пороговых напряжений Uзи.пор=2,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 6,0 В и пробивных напряжений Uc проб=40мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 120 В, типичных для современных мощных кремниевых СВЧ LDMOS транзисторов, работающих при напряжении питания по стоку U c пит=12,5мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 50 В и отдающих в нагрузку мощности в десятки и сотни ватт. К недостатку прототипа следует также отнести не одинаковую длину индуцированного n-канала, формируемого вдоль протяженности затворных зубцов транзисторных ячеек (в районе дислокации примыкающих к затворным зубцам ответвленных контактных площадок индуцированный n-канал получается длиннее) со всеми вытекающими отсюда негативными последствиями.

Технический результат настоящего изобретения - создание базовой конструкции и способа изготовления мощного кремниевого СВЧ LDMOS транзистора с улучшенными частотными и энергетическими параметрами и обеспечение условий для организации рентабельного промышленного выпуска подобных изделий.

Технический результат достигается тем, что:

1. В известном мощном СВЧ LDMOS транзисторе, содержащем кремниевую подложку с высокоомным и высоколегированным слоями p-типа проводимости, элементарные транзисторные ячейки с истоковой p+-перемычкой, p-карманом, высоколегированной истоковой, высоколегированной и слаболегированной стоковой областями n-типа проводимости в высокоомном p--слое подложки, подзатворный диэлектрик и электроды затвора транзисторных ячеек на основе поликремния в виде узких продольных зубцов прямоугольного сечения с рядом прилегающих к ним со стороны истока ответвленных контактных площадок над p-карманами элементарных ячеек, металлические электроды стока, истока и шины, шунтирующие затворные зубцы транзисторных ячеек через примыкающие к ним ответвленные контактные площадки на лицевой стороне подложки и общий металлический электрод истока транзисторной структуры на ее тыльной стороне, под подзатворным диэлектриком ответвленных контактных площадок электродов затвора транзисторных ячеек размещены более высоколегированные по сравнению с p-карманами дополнительные n+-области, а ответвленные контактные площадки выполнены в виде двух смежных прямоугольных площадок, одна из которых непосредственно примыкает к затворным зубцам с длиной сторон, составляющих 0,8мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 1,0 от ширины затворных зубцов элементарных ячеек, а через вторую контактную площадку с длиной сторон большего размера затворные зубцы шунтируют металлическими шинами.

2. В известном мощном СВЧ LDMOS транзисторе по пункту 1 расстояние Wот между примыкающими к затворным зубцам ответвленными контактными площадками определяется соотношением Wот=[к·d/(мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 зпов·fмакс)]1/2 (мкм), к - коэффициент, равный 1,47·106 мкм/Ф, d - толщина подзатворного диэлектрика в мкм, мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 зпов - удельное поверхностное сопротивление затворных зубцов транзисторных ячеек в Ом/мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 , fмакс - максимальная рабочая частота транзисторной LDMOS структуры в ГГц.

3. В известном способе изготовления мощного СВЧ LDMOS транзистора, включающем формирование истоковых p+-перемычек и p-карманов элементарных ячеек в высокоомном р--слое исходной кремниевой p-p+ -подложки, выращивание подзатворного диэлектрика и формирование электродов затвора на основе поликремния в виде узких продольных зубцов прямоугольного сечения с рядом прилегающих к ним со стороны истока ответвленных контактных площадок над p-карманами элементарных ячеек, создание более высоколегированных по сравнению с p-карманами дополнительных n+-областей под подзатворным диэлектриком ответвленных контактных площадок электродов затвора элементарных ячеек, образование высоколегированных истоковых, высоколегированных и слаболегированных стоковых областей транзисторных ячеек n-типа проводимости посредством внедрения в подложку и последующего диффузионного перераспределения донорной примеси с использованием электродов затвора в качестве защитной маски, формирование металлических электродов стока, истока и шин, шунтирующих электроды затвора элементарных ячеек через примыкающие к ним ответвленные контактные площадки на лицевой стороне подложки и общего металлического электрода истока транзисторной структуры на ее тыльной стороне, дополнительные высоколегированные n+-области формируют ионным внедрением донорной примеси в высокоомный p- -слой подложки до выращивания подзатворного диэлектрика и создания p-карманов, а p-карманы транзисторных ячеек создают посредством внедрения ионов бора в подложку при использовании электродов затвора ячеек в качестве защитной маски с последующей диффузионной разгонкой внедренной акцепторной примеси в p-карманах, осуществляемой одновременно с диффузионной разгонкой донорной примеси в дополнительных n+-областях под ответвленными контактными площадками электродов затвора транзисторных ячеек.

Сопоставительный анализ с прототипом показывает, что заявляемая конструкция мощного кремниевого СВЧ LDMOS транзистора и способ его изготовления отличаются: новым конструктивным исполнением примыкающих к затворным зубцам ответвленных контактных площадок в виде двух смежных прямоугольных площадок меньшего и большего размера с регламентируемыми формулой изобретения длинами сторон каждой из них; наличием под ответвленными контактными площадками электродов затвора элементарных ячеек дополнительных высоколегированных n+-областей с регламентируемой формулой изобретения степенью легирования, сформированных определенным образом на конкретном этапе технологического процесса изготовления транзисторных структур; использованием электродов затвора в качестве защитной маски при внедрении ионов акцепторной примеси в p-карманы транзисторных ячеек; новым конструктивным параметром - оптимальным расстоянием между ответвленными затворными контактными площадками применительно к каждому конкретному значению толщины подзатворного диэлектрика, удельного поверхностного сопротивления электродов затвора транзисторных ячеек на основе поликремния, максимальной рабочей частоты транзистора; диффузионной разгонкой донорной примеси в дополнительных p--областях и акцепторной примеси в p-карманах в едином технологическом процессе. Таким образом, заявляемая конструкция мощного кремниевого СВЧ LDMOS транзистора и способ его изготовления отвечают критерию изобретения «новизна».

Формирование p-карманов в заявляемом мощном кремниевом СВЧ LDMOS транзисторе методом «самосовмещения» с использованием электродов затвора элементарных ячеек в качестве защитной маски при внедрении ионов бора в высокоомный p- -слой подложки, позволяет:

- обеспечить оптимальный уровень легирования p-карманов для реализации в мощных СВЧ LDMOS транзисторах пороговых напряжений затвор-исток порядка U зи пор=2,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 6,0 В;

- исключить выход p-карманов за пределы затворных зубцов элементарных транзисторных ячеек в сторону стока и обеспечить тем самым возможность формирования прилегающих к затворным зубцам участков слаболегированной n-области стока ячеек с оптимальными конструктивными и электрофизическими параметрами, требуемыми для реализации в мощных СВЧ LDMOS транзисторах напряжений Uc проб вплоть до 100мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 120 В, независимо от степени легирования p-карманов.

Выполнение примыкающих к затворным зубцам ответвленных контактных площадок в заявляемой конструкции мощного кремниевого СВЧ LDMOS транзистора в виде двух смежных прямоугольных площадок меньшего и большего размера с регламентируемыми формулой изобретения длинами сторон каждой из них позволяет при формировании p-карманов обеспечить равномерный фронт внедряемой акцепторной примеси в высокоомном p--слое подложки под затворными зубцами ячеек по всей их протяженности, в том числе и в районе дислокации непосредственно примыкающей к затворным зубцам первой ответвленной контактной площадки, и одновременно с этим существенно упростить технологический процесс последующего внешнего «точечного» шунтирования затворных зубцов многослойным или однослойным металлическим покрытием через вторую ответвленную контактную площадку большего размера. Упрощению технологического процесса изготовления заявляемого СВЧ LDMOS транзистора, а следовательно, и увеличению процента выхода годных структур на пластине способствует также одновременная диффузионная разгонка внедренной донорной и акцепторной примеси соответственно в дополнительных n+-областях и p-карманах.

Размещение в заявляемом СВЧ LDMOS транзисторе под ответвленными контактными площадками электродов затвора элементарных транзисторных ячеек дополнительных, более высоколегированных по сравнению с p-карманами n+-областей, создаваемых до выращивания подзатворного диэлектрика и формирования p-карманов, позволяет:

- исключить возможность проникновения акцепторной примеси в высокоомный p--слой подложки под ответвленные контактные площадки электродов затвора элементарных ячеек в процессе образования p-карманов (в районе сопряжения первой ответвленной контактной площадки с затворными зубцами ячеек акцепторная примесь за счет боковой диффузии внедряется в высокоомный p--слой подложки под затворные зубцы);

- реализовать более толстый диэлектрик по сравнению с подзатворным под ответвленными контактными площадками электродов затвора элементарных ячеек и уменьшить таким образом относительный вклад ответвленных контактных площадок в общую входную емкость транзисторной LDMOS структуры;

- обеспечить идентичный фронт продвижения акцепторной и донорной примесей под затворными зубцами транзисторных ячеек по всей их протяженности в сторону стока и реализовать таким образом одинаковую длину индуцированного n-канала ячеек вдоль всей протяженности затворных зубцов.

Регламентируемое формулой изобретения для каждого конкретного значения максимальной рабочей частоты транзисторной структуры оптимальное расстояние между примыкающими к затворным зубцам транзисторных ячеек ответвленными контактными площадками позволяет сформировать минимальное количество ответвленных контактных площадок в каждом затворном зубце и увеличить при этом протяженность затворных зубцов до 500мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 700 мкм и, как результат, реализовать более плотноупакованную одноблочную транзисторную LDMOS структуру с улучшенными частотными и энергетическими параметрами и меньшей площадью. Отклонение расстояния между ответвленными контактными площадками электродов затвора транзисторных ячеек от оптимального в большую и меньшую сторону приведет к увеличению постоянной времени цепи затвора транзисторной структуры соответственно из-за увеличения омического сопротивления затворных зубцов или возрастания входной емкости и, как результат, к ухудшению частотных и энергетических параметров прибора.

В предлагаемом изобретении новое конструктивное исполнение ответвленных контактных площадок электрода затвора ячеек, введение дополнительных высоколегированных n+ -областей в транзисторную LDMOS структуру в совокупности с новыми технологическими процессами формирования дополнительных высоколегированных n+-областей и p-карманов элементарных транзисторных ячеек, более надежным процессом шунтирования поликремниевых затворных зубцов металлическим покрытием, позволяет в отличие от прототипа реализовать мощные кремниевые СВЧ LDMOS транзисторы с пробивными напряжениями стокового p-n перехода до 100мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 120 В, пороговыми напряжениями Uзи пор=2,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 6,0 В, способными отдать в нагрузку в диапазоне частот до 3,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 5,0 ГГц при напряжении питания по стоку Uc пит =7,5мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 50 В мощности от десятков до сотен ватт и создать условия для рентабельного промышленного выпуска подобных изделий, то есть проявляет новое техническое свойство. Следовательно, заявляемая конструкция и способ изготовления мощного кремниевого СВЧ LDMOS транзистора соответствуют критерию «изобретательский уровень».

На фигурах 1, 2 изображены фрагмент поперечного сечения структуры и фрагмент топологии элементарных транзисторных ячеек заявляемой конструкции и способа изготовления мощного СВЧ LDMOS транзистора, где введены следующие обозначения:

1 - кремниевая подложка с высокоомным и высоколегированным слоями p-типа проводимости;

2 - сквозные истоковые p +-перемычки элементарных транзисторных ячеек в высокоомном эпитаксиальном p--слое подложки;

3 - дополнительные высоколегированные n+-области, сформированные в высокоомном эпитаксиальном p--слое кремниевой подложки на месте расположения будущих ответвленных контактных площадок поликремниевого электрода затвора элементарных транзисторных ячеек;

4 - подзатворный диэлектрик;

5 - продольные затворные зубцы элементарных транзисторных ячеек прямоугольного сечения на основе поликремния;

6, 6' - первая и вторая ответвленные контактные площадки электродов затвора элементарных транзисторных ячеек;

7 - p-карманы элементарных транзисторных ячеек;

8 - высоколегированные истоковые n+-области элементарных транзисторных ячеек;

9 - примыкающие к затворным зубцам участки слаболегированных n--областей стока элементарных транзисторных ячеек (вторые и третьи ступени слаболегированных n--областей стока и высоколегированные n+ -области стока транзисторных ячеек на рисунках не показаны);

10 - межслойный диэлектрик;

11 - металлический электрод истока элементарных транзисторных ячеек;

12 - металлические шины, «точечно» шунтирующие затворные зубцы элементарных транзисторных ячеек через вторую ответвленную контактную площадку;

13 - вскрытое в межслойном диэлектрике окно над второй ответвленной контактной площадкой электрода затвора элементарных транзисторных ячеек;

14 - общий металлический электрод истока транзисторной LDMOS структуры (металлические экраны и металлические электроды стока элементарных транзисторных ячеек на рисунках не показаны);

15 - индуцированный n-канал, формируемый на прилегающих к подзатворному диэлектрику торцах p-карманов элементарных ячеек при приложении положительного потенциала к электроду затвора транзисторной LDMOS структуры.

Пример.

На основе заявляемой конструкции и способа изготовления мощного СВЧ LDMOS транзистора изготовлены образцы кремниевых n-канальных транзисторных LDMOS структур (кристаллов, чипов) размером 4,2 мм × 1,0 мм с длиной и суммарной протяженностью (шириной) индуцированного n-канала элементарных транзисторных ячеек соответственно Lк=0,6 мкм и Wк=78 мм, шагом структуры 32,4 мкм (в данном случае под шагом структуры подразумевается расстояние между центрами высоколегированных n+-областей стока и истока элементарных ячеек), рассчитанных на работу в диапазоне частот до 2,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 3,0 ГГц в режиме класса АВ при напряжении питания по стоку Uc пит=32мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 40 В. Исходным материалом при изготовлении транзисторных структур служили кремниевые p-p+-подложки (1), ориентированные по плоскости (100), с верхним высокоомным эпитаксиальным p--слоем толщиной hp-=7,0 мкм и удельным сопротивлением мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 +=12 Ом·см и нижним высоколегированным p +-слоем с удельным сопротивлением мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 +=0,005 Ом·см. Сквозные истоковые p+ -перемычки (2) элементарных транзисторных ячеек в высокоомном эпитаксиальном p--слое подложки создавались внедрением ионов бора в подложку с энергией Е=80 кэВ и дозой D=500 мкКл/см 2 с последующим диффузионным перераспределением внедренной примеси при температуре Т=1100°C в среде азота. Дополнительные высоколегированные n+-области (3) формировались в высокоомном p--слое подложки до выращивания подзатворного диэлектрика и создания p-карманов на месте дислокации будущих ответвленных контактных площадок электрода затвора элементарных ячеек внедрением в подложку ионов As с энергией Е=80 кэВ и дозой D=500 мкКл/см2. Последующий диффузионный отжиг внедренной примеси осуществлялся одновременно с диффузионным перераспределением акцепторной примеси в p-карманах транзисторных ячеек. Подзатворный диэлектрик (4) на лицевой стороне высокоомного эпитаксиального p--слоя подложки толщиной 800 Å создавался пирогенным окислением кремния при температуре Т=850°C. При этом толщина диэлектрика (SiO2) на поверхности дополнительных высоколегированных n+-областей (3) составляла 1200 Å. Затворные зубцы элементарных транзисторных ячеек (5) в виде узких продольных полос прямоугольного сечения шириной 0,7мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 0,72 мкм и протяженностью 345 мкм совместно с прилегающими к ним со стороны истока ответвленными контактными площадками, выполненными в виде двух смежных прямоугольных площадок (6) и (6'), образовывались из нанесенного на лицевую сторону подложки слоя поликремния, легированного фосфором, толщиной 0,5 мкм и удельным поверхностным сопротивлением 20 Ом/мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 методом фотолитографии. Первая ответвленная контактная площадка электрода затвора элементарных транзисторных ячеек в данном случае была выполнена с длиной сторон ~0,68мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 0,7 мкм, вторая площадка размером 2,3×3,5 мкм. Расстояние между ответвленными затворными контактными площадками в данном случае было оптимизировано к fмакс=3,0 ГГц и составляло Wот=44 мкм. Р-карманы транзисторных ячеек (7) формировались имплантацией ионов бора в подложку с энергией Е=40 кэВ и дозой D=3,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 5,0 мкКл/см2 при использовании электродов затвора в качестве защитной маски. Последующий диффузионный отжиг акцепторной примеси в p-карманах и донорной примеси в дополнительных высоколегированных n+-областях (3) осуществлялся одновременно при температуре 1000мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 1050°C в среде азота. Высоколегированные n+ -области истока (8) и стока (на рисунках не показаны) создавались внедрением ионов мышьяка в подложку с энергией Е=80 кэВ и дозой D=500 мкКл/см2 при использовании электродов затвора элементарных ячеек и слоев фоторезиста в качестве защитной маски. Первая ступень слаболегированной p--области стока транзисторных ячеек (9) формировалась до выращивания подзатворного диэлектрика посредством внедрения в высокоомный p- -слой подложки ионов фосфора с энергией Е=40мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 60 кэВ и дозой D=0,06мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 0,12 мкКл/см2 без использования защитных масок (вторая и третья ступени слаболегированной n--области стока элементарных ячеек на рисунках не показаны). Межслойный диэлектрик (10) на лицевой стороне подложки формировался из борофосфорносиликатного стекла толщиной 0,7мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 0,9 мкм, в котором методом фотолитографии вскрывались окна над высоколегированными n+-областями стока, истока, истоковыми p+-перемычками и (13) над второй ответвленной контактной площадкой электрода затвора транзисторных ячеек, и из предварительно нанесенного на лицевую сторону подложки слоя алюминия с добавкой кремния и меди толщиной ~2,0 мкм методом фотолитографии создавались металлические электроды истока (11), стока, экраны (на рисунках не показаны) и шины (12), шунтирующие затворные зубцы ячеек через примыкающие к ним ответвленные контактные площадки (6'). Общий металлический электрод истока транзисторной структуры (14) из Ti (0,2 мкм)/NiV (0,3 мкм)/Ag (0,5 мкм) создавался после утонения исходной кремниевой подложки до толщины 120÷150 мкм на ее тыльной стороне. Индуцированный n-канал (15) формировался на прилегающих к подзатворному диэлектрику торцах p-карманов элементарных транзисторных ячеек при приложении положительного потенциала к электроду затвора транзисторной структуры.

Выход годных структур на пластине, изготовленных на базе предложенной конструкции мощного кремниевого СВЧ LDMOS транзистора и заявленного способа его изготовления, составил около 42%. Годные кристаллы, смонтированные в модифицированном металлокерамическом корпусе типа КТ-25 без бериллиевой керамики имели пробивное напряжение стокового p-n перехода Uc проб=80мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 85 В (Uзи=0,Iс=2,0 мА), ток стока Iс=8,5мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 9,0 А (Uзи=15 В, U=10 В), пороговое напряжение Uзи пор=2,8мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 4,5 В (U=10 В, Ic=20 мА), проходную емкость С12и=1,8 пФ (f=1 МГц, Uзи=0, U си=30 В) и при напряжении питания по стоку Uc пит =40мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 45 В в режиме класса АВ, длительности импульса мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 и=100 мкс, скважности Q=10, на частоте f paб=2000 МГц отдавали в нагрузку мощность Рвых =40мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 45 Вт при коэффициенте усиления по мощности Кур =11,5мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 12 дБ и коэффициенте полезного действия стоковой цепи мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 с=42мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 45%.

Изготовленные для сопоставления аналогичные кристаллы с меньшими (Wот=25 мкм) и большими (W от=65 мкм) по сравнению с оптимальным (Wот=44 мкм) расстояниями между примыкающими к затворным зубцам ответвленными контактными площадками при прочих равных параметрах имели на 1,5мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 2,0 дБ меньший коэффициент усиления по мощности.

Сопоставляя приведенные параметры с аналогичными параметрами прототипа, можно сделать следующие выводы:

1. Предложенная базовая конструкция мощного кремниевого СВЧ LDMOS транзистора и заявленный способ его изготовления позволяют:

- реализовать полностью «самосовмещенную» транзисторную LDMOS структуру с идентичной длиной индуцированного n-канала вдоль всей протяженности поликремниевых затворных зубцов элементарных транзисторных ячеек с минимальными топологическими размерами;

- повысить в 4,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 4,5 раза пробивные напряжения стокового p-n перехода и обеспечить тем самым возможность работы транзистора при более высоких (приблизительно на порядок) напряжениях питания по стоку Uc пит=32мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 50 B;

- реализовать оптимальный для мощных кремниевых СВЧ LDMOS транзисторов уровень пороговых напряжений Пзи пор=2,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 6,0 В;

- повысить в 1,5мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 2,5 раза диапазон рабочих частот транзистора и на несколько порядков уровень отдаваемых в нагрузку мощностей, обеспечив при этом более высокий на 4,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 6,0 дБ коэффициент усиления по мощности и на 5,0мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 15% более высокий коэффициент полезного действия стоковой цепи мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 c.

2. Заявленная конфигурация ответвленных контактных площадок электрода затвора элементарных транзисторных ячеек в предложенной конструкции мощного кремниевого СВЧ LDMOS транзистора позволяет существенно упростить технологический процесс шунтирования узких продольных поликремниевых зубцов ячеек металлическим покрытием и, как результат, повысить процент выхода годных транзисторных структур на пластине.

Технико-экономическая эффективность предложенной конструкции и способа ее технологической реализации состоит в возможности создания мощных кремниевых СВЧ LDMOS транзисторов с улучшенными частотными и энергетическими параметрами на уровне лучших современных аналогов и организации рентабельного промышленного выпуска подобных изделий на относительно недорогом и доступном технологическом оборудовании.

Источники информации

1. «Philips BLF2022-90 power MOSFET stmctural analysis». 3685 Richmond Road, Suite 500, Ottawa, ONK2H587, Canada, 17.06.2004 г. (аналог).

2. Isao Yoshida. «2-GHz Si power MOSFET technology» - International Electron Devices Meeting, 1997, Washington, Technical Digest. 7мощный свч ldmos транзистор и способ его изготовления, патент № 2473150 10 Dec. 1997 (прототип).

Класс H01L29/78 с полевым эффектом, создаваемым при помощи изолированного затвора

транзистор со структурой металл-окисел-полупроводник на подложке кремний на изоляторе -  патент 2477904 (20.03.2013)
способ формирования буферной архитектуры (варианты), микроэлектронная структура, сформированная таким образом -  патент 2468466 (27.11.2012)
транзистор на основе полупроводникового соединения и способ его изготовления -  патент 2460172 (27.08.2012)
флэш элемент памяти электрически перепрограммируемого постоянного запоминающего устройства -  патент 2357324 (27.05.2009)
свч ldmos-транзистор -  патент 2338297 (10.11.2008)
планарный силовой моп транзистор с блокирующим емкость стока барьером шоттки -  патент 2229758 (27.05.2004)
запоминающее устройство, множество запоминающих устройств и способ изготовления запоминающего устройства -  патент 2216821 (20.11.2003)
мощный свч мдп - транзистор -  патент 2195747 (27.12.2002)
полевой транзистор -  патент 2120155 (10.10.1998)
вертикальный мдп-транзистор интегральной схемы -  патент 2108641 (10.04.1998)

Класс H01L21/336 с изолированным затвором

способ изготовления тонкопленочного транзистора -  патент 2522930 (20.07.2014)
способ изготовления полупроводникового прибора -  патент 2522182 (10.07.2014)
способ изготовления тонкопленочного транзистора -  патент 2515334 (10.05.2014)
способ изготовления транзисторной свч ldmos структуры -  патент 2515124 (10.05.2014)
способ изготовления силового полупроводникового прибора -  патент 2510099 (20.03.2014)
полупроводниковое устройство и способ его изготовления -  патент 2503085 (27.12.2013)
способ изготовления свч ldmos транзисторов -  патент 2498448 (10.11.2013)
способ изготовления мдп нанотранзистора с локальным участком захороненного изолятора -  патент 2498447 (10.11.2013)
способ изготовления подложки со структурой тонкопленочных транзисторов -  патент 2491678 (27.08.2013)
тонкопленочный транзистор, сдвиговый регистр, схема управления шиной сигналов развертки, дисплейное устройство и способ подстройки тонкопленочного транзистора -  патент 2471266 (27.12.2012)
Наверх