способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика)

Классы МПК:	G06F7/50 для сложения; для вычитания
Патентообладатель(и):	Петренко Лев Петрович (UA)
Приоритеты:	подача заявки: 2010-07-22 публикация патента: 27.03.2012

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций логического суммирования позиционных аргументов аналоговых сигналов [n_i]f(2ⁿ ) и [m_i]f(2ⁿ) с применением арифметических аксиом троичной системы счисления f(+1,0,-1). Техническим результатом является повышение быстродействия суммирования. Способ заключается в следующем: формируют первую и вторую промежуточные суммы посредством логических элементов ИЛИ и И, а последующий процесс преобразования аргументов выполняют в два этапа, на «Первом этапе» выполняют сквозную активизацию не активных аргументов второй промежуточной суммы с последующим логическим дифференцированием только положительных результирующих аргументов и условно отрицательный аргумент этой процедуры включают в структуру условно отрицательных аргументов результата сквозной активизации не активных аргументов второй промежуточной суммы, посредством которых выполняют удаление соответствующих активных аргументов в структуре первой промежуточной суммы, формируют третью позиционно-знаковую промежуточную сумму, в которой активизируют очередные не активные аргументы после первого активного условно отрицательного аргумента в младшем разряде и формируют четвертую промежуточную сумму «Второго этапа» преобразования аргументов, в котором логически дифференцируют условно отрицательные аргументы с формированием только положительного аргумента этой процедуры и включают в результирующую структуру аргументов суммы, при этом на «Втором этапе» преобразования аргументов логически дифференцируют аргументы второй промежуточной суммы и положительным аргументом локального переноса этой процедуры исключают активизацию не активных аргументов третьей промежуточной суммы, а условно отрицательным аргументом локального переноса этой процедуры из результирующей структуры аргументов суммы исключают активный положительный аргумент третьей промежуточной суммы и формируют результирующую сумму аналоговых сигналов в позиционном формате.

Формула изобретения

Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [n_i]f(2ⁿ) и [m_i]f(2ⁿ) частичных произведений в предварительном сумматоре f_{[ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446432/931.gif" BORDER="0" ALIGN="absmiddle">}[n_i]&[m_i](2ⁿ ) параллельно-последовательного умножителя f_{[ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446432/931.gif" BORDER="0" ALIGN="absmiddle">}( способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446432/931.gif" BORDER="0" ALIGN="absmiddle"> ) с применением процедуры двойного логического дифференцирования d/dn⁺ и d/dn^- промежуточных сумм и формированием результирующей суммы [S_i]f(2ⁿ) в позиционном формате (Русская логика), в соответствии с которым выполняют в условно «i» разряде одновременный логический анализ позиционных аргументов аналогового сигнала n_if(2ⁿ) и m_if(2ⁿ) посредством логических функций с формированием первой и второй промежуточных сумм способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-96.gif" BORDER="0" TI="CF" HE="7" WI="26"> с измененным уровнем аналогового сигнала, отличающийся тем, что первую и вторую промежуточные суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-97.gif" BORDER="0" TI="CF" HE="7" WI="31"> и способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-98.gif" BORDER="0" TI="CF" HE="7" WI="26"> формируют посредством логических функций способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-99.gif" BORDER="0" TI="CF" HE="6" WI="24"> и способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-100.gif" BORDER="0" TI="CF" HE="6" WI="20"> а последующий логико-динамический процесс преобразования аргументов выполняют в два этапа, на «Первом этапе» выполняют сквозную активизацию f₁( способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/8592.gif" BORDER="0" ALIGN="absmiddle"> способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/8592.gif" BORDER="0" ALIGN="absmiddle"> ±1) неактивных аргументов второй промежуточной суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-101.gif" BORDER="0" TI="CF" HE="7" WI="26"> с последующим логическим дифференцированием d₁ /dn⁺ только положительных результирующих аргументов и условно отрицательный аргумент этой процедуры включают в структуру условно отрицательных аргументов результата сквозной активизации f₁( способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/8592.gif" BORDER="0" ALIGN="absmiddle"> способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/8592.gif" BORDER="0" ALIGN="absmiddle"> ±1) неактивных аргументов второй промежуточной суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-102.gif" BORDER="0" TI="CF" HE="7" WI="27"> посредством которых выполняют удаление соответствующих активных аргументов в структуре первой промежуточной суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-103.gif" BORDER="0" TI="CF" HE="7" WI="32"> поскольку они формируют активные логические нули «+1/-1» способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446298/8594.gif" BORDER="0" ALIGN="absmiddle"> «0» и формируют третью позиционно-знаковую промежуточную сумму способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-104.gif" BORDER="0" TI="CF" HE="7" WI="12"> в которой активизируют очередные неактивные аргументы после первого активного условно отрицательного аргумента в младшем разряде, и формируют четвертую промежуточную сумму способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-105.gif" BORDER="0" TI="CF" HE="7" WI="11"> «Второго этапа» преобразования аргументов, в котором логически дифференцируют d₁/dn^- условно отрицательные аргументы с формированием только положительного аргумента этой процедуры и включают в результирующую структуру аргументов суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-106.gif" BORDER="0" TI="CF" HE="6" WI="16"> , при этом на «Втором этапе» преобразования аргументов логически дифференцируют d₁/dn⁺ аргументы второй промежуточной суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-107.gif" BORDER="0" TI="CF" HE="7" WI="29"> и положительным аргументом локального переноса +f₂( способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/8592.gif" BORDER="0" ALIGN="absmiddle"> )_d/dn этой процедуры исключают активизацию неактивных аргументов третьей промежуточной суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-108.gif" BORDER="0" TI="CF" HE="7" WI="12"> а условно отрицательным аргументом локального переноса -f₂( способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/8595.gif" BORDER="0" ALIGN="absmiddle"> )_d/dn этой процедуры из результирующей структуры аргументов суммы [S_{[ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446432/931.gif" BORDER="0" ALIGN="absmiddle">}]f(2ⁿ) исключают активный положительный аргумент третьей промежуточной суммы способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-109.gif" BORDER="0" TI="CF" HE="7" WI="12"> поскольку они формируют активные логические нули «+1/-1» способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446298/8594.gif" BORDER="0" ALIGN="absmiddle"> «0» и формируют результирующую сумму аналоговых сигналов [S_j]f(2ⁿ) в позиционном формате, в соответствии с логико-динамическим процессом вида способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f<img src= [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика), патент № 2446443" SRC="/images/patents/12/2446443/2446443-110-s.jpg" BORDER="0">

Описание изобретения к патенту

Класс G06F7/50 для сложения; для вычитания

функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2524562 (27.07.2014)
одноразрядный полный сумматор с многозначным внутренним представлением сигналов - патент 2504074 (10.01.2014)

накапливающий сумматор по модулю - патент 2500017 (27.11.2013)
способ организации вычислений суммы n m-разрядных чисел - патент 2491612 (27.08.2013)
однородная вычислительная среда для конвейерных вычислений суммы m n-разрядных чисел - патент 2486576 (27.06.2013)
функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2smin+1)f(2n) "уровня 2" и (1smin+1)f(2n) "уровня 1" сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2484518 (10.06.2013)
функциональная вторая входная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики) - патент 2480816 (27.04.2013)
функциональная первая входная структура условно "j" разряда сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики) - патент 2480815 (27.04.2013)
функциональная выходная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для промежуточных аргументов слагаемых (2sj)2 d1/dn "уровня 2" и (1sj)2 d1/dn "уровня 1" второго слагаемого и промежуточных аргументов (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого формата "дополнительный код ru" с формированием результирующих аргументов суммы (2sj)f(2n) "уровня 2" и (1sj)f(2n) "уровня 1" в том же формате (варианты русской логики) - патент 2480814 (27.04.2013)
полный сумматор - патент 2475811 (20.02.2013)