дифференциальный операционный усилитель с несимметричным выходом по величине тока нагрузки

Формула изобретения

1. Дифференциальный операционный усилитель с несимметричным выходом по величине тока нагрузки, содержащий первый (1) и второй (2) входные транзисторы, объединенные эмиттеры которых соединены с первым (3) источником питания через первый (4) токостабилизирующий двухполюсник, первое (5) токовое зеркало, вход которого соединен с коллектором второго (2) входного транзистора, токовый выход связан с коллектором первого (1) входного транзистора и базой первого (6) выходного транзистора, а общий эмиттерный выход соединен со вторым (7) источником питания, второй (8) выходной транзистор, эмиттер которого соединен со вторым (7) источником питания, база подключена к эмиттеру первого (6) выходного транзистора, а коллектор связан с цепью нагрузки (9) и выходом (10) устройства, отличающийся тем, что в схему введено дополнительное токовое зеркало (11), вход которого соединен с коллектором первого (6) выходного транзистора, токовый выход подключен к объединенным эмиттерам первого (1) и второго (2) входных транзисторов, а общий эмиттерный выход связан со вторым (7) источником питания.

2. Дифференциальный операционный усилитель с несимметричным выходом по п.1, отличающийся тем, что коэффициент передачи по току дополнительного токового зеркала (11) лежит в пределах , где ₆ - коэффициент усиления по току базы первого (6) выходного транзистора.

3. Дифференциальный операционный усилитель с несимметричным выходом по п.1, отличающийся тем, что между выходом (10) устройства и базой второго (2) входного транзистора включен четырехполюсник отрицательной обратной связи (14), выполненный в виде резистивного делителя напряжения.

4. Дифференциальный операционный усилитель с несимметричным выходом по п.1, отличающийся тем, что четырехполюсник отрицательной обратной связи (14) выполнен в виде резистивного делителя напряжения.

Описание изобретения к патенту

Изобретение относится к области электротехники и связи и может быть использовано в структурах различных устройств преобразования несимметричных сигналов, в линейных и нелинейных преобразователях и драйверах, источниках вторичного электропитания и стабилизаторах напряжения.

В современной микроэлектронике широко применяются операционные усилители с несимметричным выходом по величине тока нагрузки при разных фазах выходного напряжения [1-26]. Они находят применение в тех случаях, когда в нагрузке необходимо обеспечить большие уровни токов только для одной из полярностей выходного напряжения, так как другая полярность не является основным рабочим состоянием ОУ. Данные задачи возникают, например, при использовании классического ОУ в качестве стабилизаторов напряжения, когда к его выходу подключается низкоомная нагрузка, а в качестве входного напряжения используется маломощный источник опорного напряжения с высокой стабильностью. Такое включение ОУ является классическим и широко освещено в технической литературе (см., например, монографию «Проектирование и применение операционных усилителей» под ред. Д.Грэмма, Л.Хьюлсмана. - Изд-во Мир, М., 1974. - С.251-252, рис.6.29, рис.6.30, а также в патентных заявках US 2010/0253431, US 2010/0127775).

Наиболее близким по технической сущности к заявляемому объекту является операционный усилитель НА2530/35, опубликованный в справочнике «Операционные усилители и компараторы» - М.: Издательский дом «Додэка-XXI», 2001, стр.119, который относится к группе ОУ рассматриваемого подкласса с двумя выходными транзисторами [1-13].

Существенный недостаток известного ОУ состоит в том, что он не обеспечивает больших уровней тока в нагрузке I_н, что связано со снижением величины петлевого усиления при увеличении I_н в схеме с отрицательной обратной связью.

Основная задача предлагаемого изобретения состоит в повышении уровня петлевого усиления ОУ и, как следствие, улучшения основных параметров ОУ при его включении по схеме с отрицательной обратной связью.

Поставленная задача решается тем, что в дифференциальном операционном усилителе с несимметричным выходом по величине тока нагрузки, содержащем первый 1 и второй 2 входные транзисторы, объединенные эмиттеры которых соединены с первым 3 источником питания через первый 4 токостабилизирующий двухполюсник, первое 5 токовое зеркало, вход которого соединен с коллектором второго 2 входного транзистора, токовый выход связан с коллектором первого 1 входного транзистора и базой первого 6 выходного транзистора, а общий эмиттерный выход соединен со вторым 7 источником питания, второй 8 выходной транзистор, эмиттер которого соединен со вторым 7 источником питания, база подключена к эмиттеру первого 6 выходного транзистора, а коллектор связан с цепью нагрузки 9 и выходом 10 устройства, предусмотрены новые элементы и связи - в схему введено дополнительное токовое зеркало 11, вход которого соединен с коллектором первого 6 выходного транзистора, токовый выход подключен к объединенным эмиттерам первого 1 и второго 2 входных транзисторов, а общий эмиттерный выход связан со вторым 7 источником питания.

На фиг.1 показана схема ОУ-прототипа.

На фиг.2 представлена схема заявляемого ОУ в соответствии с п.1 формулы изобретения.

На фиг.3 приведена схема заявляемого ОУ в соответствии с п.2 формулы изобретения.

На фиг.4 показана схема ОУ-прототипа (фиг.1) в среде компьютерного моделирования Cadance на моделях интегральных транзисторов HJW.

На фиг.5 показана схема заявляемого ОУ в среде компьютерного моделирования Cadance на моделях интегральных транзисторов HJW.

На фиг.6 приведена зависимость коэффициента усиления ОУ фиг.5 от частоты.

На фиг.7 показана зависимость выходного напряжения ОУ фиг.4 и фиг.5 в режиме стабилизатора от величины тока нагрузки, из которого следует, что предлагаемое устройство обеспечивает более высокую стабильность выходного напряжения при изменении тока нагрузки.

Дифференциальный операционный усилитель с несимметричным выходом по величине тока нагрузки содержит первый 1 и второй 2 входные транзисторы, объединенные эмиттеры которых соединены с первым 3 источником питания через первый 4 токостабилизирующий двухполюсник, первое 5 токовое зеркало, вход которого соединен с коллектором второго 2 входного транзистора, токовый выход связан с коллектором первого 1 входного транзистора и базой первого 6 выходного транзистора, а общий эмиттерный выход соединен со вторым 7 источником питания, второй 8 выходной транзистор, эмиттер которого соединен со вторым 7 источником питания, база подключена к эмиттеру первого 6 выходного транзистора, а коллектор связан с цепью нагрузки 9 и выходом 10 устройства. В схему введено дополнительное токовое зеркало 11, вход которого соединен с коллектором первого 6 выходного транзистора, токовый выход подключен к объединенным эмиттерам первого 1 и второго 2 входных транзисторов, а общий эмиттерный выход связан со вторым 7 источником питания.

На фиг.2, в соответствии с п.2 формулы изобретения, коэффициент передачи по току дополнительного токового зеркала 11 лежит в пределах , где ₆ - коэффициент усиления по току базы первого 6 выходного транзистора.

На фиг.2 цепь нагрузки 9 содержит источник опорного тока 12 и резистор нагрузки 13.

На фиг.3, в соответствии с п.3 формулы изобретения, между выходом 10 устройства и базой второго 2 входного транзистора включен четырехполюсник отрицательной обратной связи 14, выполненный в виде резистивного делителя напряжения.

В соответствии с п.4 формулы изобретения, на фиг.3 четырехполюсник отрицательной обратной связи выполнен в виде резистивного делителя напряжения на резисторах 15 и 16.

Рассмотрим работу схем ОУ фиг.1 и фиг.2.

В операционном усилителе-прототипе (фиг.1) при его традиционном включении по схеме с отрицательной обратной связью максимальный ток в нагрузке не может превысить величины I_н.max, которая получается в том случае, когда дифференциальный каскад на первом 1 и втором 2 входных транзисторах полностью «перекошен», т.е. когда эмиттерные токи данных транзисторов существенно отличаются друг от друга. Как известно, такой режим возникает, когда разность напряжений между базами входных транзисторов 1 и 2 превышает U₆₆ U_гр 50 мВ и поэтому максимальное значение тока нагрузки:

где ₆, ₈ - коэффициент усиления по току базы транзисторов 6 и 8;

U_гр 50 мВ - входное напряжение ограничения дифференциального каскада на транзисторах 1 и 2;

I₄ - ток первого 4 токостабилизирующего двухполюсника.

Таким образом, выходное сопротивление относительно выхода 10, определяющее качество стабилизации выходного напряжения при изменении I_н, в схеме ОУ-прототипа не лучше, чем:

Это означает, что в рабочем диапазоне токов 0÷I_н.max стабильность выходного напряжения в схеме фиг.1 не может быть лучше, чем U_H=U_гр 50 мB.

В схеме заявляемого ОУ фиг.2 суммарный ток общей эмиттерной цепи i₀ входных транзисторов 1 и 2 «адаптируется» под величину приращения тока нагрузки i_н. Действительно

где К_i11=0,01÷2 - коэффициент передачи по току дополнительного токового зеркала 11.

Приращение выходного тока i₁₁ дополнительного токового зеркала 11 передается в коллектор первого 1 входного транзистора по его эмиттерной цепи и по цепи первого 5 токового зеркала:

где K_d=0,5÷1 - коэффициент деления тока i₁₁ между эмиттерами первого 1 и второго 2 входного транзистора, зависящий от разности напряжений между базами этих транзисторов U_бб U_гр.

Несложно показать, что

где _T=26 мВ - температурный потенциал.

Численные значения коэффициента деления тока K_d лежат (при положительных значениях U_бб>0 в пределах К _d=0,1÷1. Если U_бб отрицательно, то К _d=0÷0,5.

Если U_бб=0, то при малых токах в нагрузке i_н коэффициент К_d =0,5 и дополнительное токовое зеркало 11 не влияет на работу схемы. В тех случаях, когда дифференциальный каскад на входных транзисторах 1 и 2 полностью «перекашивается» из-за увеличения тока в нагрузке i_н, т.е. когда напряжение между базами первого 1 и второго 2 входных транзисторов превышает U_бб=U_гр 50 мВ, коэффициент деления тока К_d принимает максимальное значение

где

I_к1, _Iвых.11 - приращения коллекторных токов транзистора 1 и дополнительного токового зеркала 11.

Если потребовать, чтобы во всем диапазоне токов нагрузки i_н «перекашивание» дифференциального каскада почти не происходило (т.е.выбрать разность U_бб 0 при которой К_d=0,49÷0,5), то в этом случае для компенсации приращения тока базы I_б6 первого 6 выходного транзистора без существенной асимметрии токов эмиттера транзисторов 1 и 2 (когда I_э1 I_э2) должны выполняться условия:

или после преобразования (6) находим, что

Таким образом, в схеме фиг.2 (фиг.3) петлевое усиление в ОУ при его включении по схеме с отрицательной обратной связью почти не будет изменяться с увеличением тока нагрузки, если

При выборе К_i в диапазоне К _i11=0,1÷1 петлевое усиление с повышением i_н будет уменьшаться из-за снижения эффективной крутизны дифференциального каскада, однако при малых К_i11 упрощаются условия обеспечения заданного уровня перерегулирования переходного процесса в ОУ с отрицательной обратной связью. Если выбрать

или K_i11= , то в этом случае во всех возможных режимах работы ОУ будет гарантировано обеспечение устойчивости по петле обратной связи через дополнительное токовое зеркало 11.

В практических схемах величина коэффициента К_i11 может выбираться в диапазоне К_imin÷K_imax , где

Графики фиг.7 показывают, что при К _i11=1 предлагаемый ОУ имеет более высокое петлевое усиление и, как следствие, более высокую стабильность выходного напряжения при работе ОУ в режиме стабилизатора (или повторителя) напряжения, а петлевое усиление ОУ достигает величин 100 дБ.

Источники информации

1. Патент US № 5.144.169.

2. Патент US № 78639.

3. Патент US № 4.417.216.

4. Патент US № 5.262.688, fig.l.

5. Патент US № 5.945.818.

6. Патент US № Re.35.261.

7. Патент US № 4.163.908.

8. Патент US № 5.945.818, fig.3.

9. Патент SU № 193773.

10.Достал И. «Операционные усилители»: пер. с англ. - М.: Мир, 1982. стр.121, рис.4.9.

11. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-XXI», 2001, стр.269, ОУ140УД8, 574УД1-5.

12. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-XXI», 2001, стр.147, ОУ544УД14, 1401УД4.

13. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-XXI», 2001, стр.119, ОУ НА2530/35.

14. Патент US № 6.891.437, fig.7.

15. Патент US № 7.847.645, fig.2, fig.9.

16. Патент US № 5.153.500, fig.3.

17. Патент JP № 4.051.443, fig.10.

18. Патент JP № 54-37561, fig.1.

19. Патент JP № 52-77563, fig.1.

20. Патент US № 4.410.859, fig.3.

21. Патент US № 4.418.290.

22. Патент JP № 53-144237, fig.1.

23. Патент US № 4.983.905, fig.11.

24. Патент US № 5.512.857, fig.2.

25. Патентная заявка US 2010/0253431 fig.1, 2.

26. Патентная заявка US 2010/0127775.