каскодный дифференциальный усилитель с малым напряжением питания

Формула изобретения

1. Каскодный дифференциальный усилитель с малым напряжением питания, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) входами и первым (4) и вторым (5) токовыми выходами, первый (6) и второй (7) выходные транзисторы, база первого (6) выходного транзистора связана с первым (8) источником напряжения смещения, база второго (7) выходного транзистора связана со вторым (9) источником напряжения смещения, коллектор первого (6) выходного транзистора связан с первым (10) выходом устройства и через первый (11) двухполюсник нагрузки подключен к первому (12) источнику питания, коллектор второго (7) выходного транзистора связан со вторым выходом устройства (13) и через второй (14) двухполюсник нагрузки подключен к первому (12) источнику питания, второй источник питания (15), связанный с эмиттерной цепью входного дифференциального каскада (1), отличающийся тем, что первый (4) токовый выход входного дифференциального каскада (1) связан с первым (12) источником питания через первый (16) токостабилизирующий двухполюсник и через первую (17) цепь согласования потенциалов подключен к эмиттеру первого (6) выходного транзистора, второй (5) токовый выход входного дифференциального каскада (1) связан с первым (12) источником питания через второй (18) токостабилизирующий двухполюсник и через вторую (19) цепь согласования потенциалов подключен к эмиттеру второго (7) выходного транзистора, причем между эмиттером первого (6) выходного транзистора и вторым (15) источником питания включен третий (20) токостабилизирующий двухполюсник, а между эмиттером второго (7) выходного транзистора и вторым (15) источником питания включен четвертый (21) токостабилизирующий двухполюсник.

2. Каскодный дифференциальный усилитель с малым напряжением питания по п.1, отличающийся тем, что в качестве первого (8) и второго (9) источников напряжения смещения используются соответствующие напряжения на общей шине (22) первого (12) и второго (15) источников питания.

3. Каскодный дифференциальный усилитель с малым напряжением питания по п.1, отличающийся тем, что входной дифференциальный каскад (1) содержит первый (23) и второй (24) входные транзисторы, объединенные эмиттеры которых подключены ко второму (15) источнику питания через источник опорного тока (25), коллектор первого (23) входного транзистора соединен с первым (4) токовым выходом входного дифференциального каскада (1), коллектор второго (24) входного транзистора соединен со вторым (5) токовым выходом входного дифференциального каскада (1), база первого (23) входного транзистора соединена с первым (2) входом входного дифференциального каскада (1), база второго (24) входного транзистора соединена со вторым (3) входом входного дифференциального каскада (1), причем напряжения на объединенных эмиттерах первого (23) и второго (24) входных транзисторов используются в качестве первого (8) и второго (9) источников напряжения смещения.

4. Каскодный дифференциальный усилитель с малым напряжением питания по п.1, отличающийся тем, что входной дифференциальный каскад (1) содержит первый (23) и второй (24) входные транзисторы, объединенные эмиттеры которых подключены ко второму (15) источнику питания через источник опорного тока (25), коллектор первого (23) входного транзистора соединен с первым (4) токовым выходом входного дифференциального каскада (1), коллектор второго (24) входного транзистора соединен со вторым (5) токовым выходом входного дифференциального каскада (1), база первого (23) входного транзистора соединена с первым (2) входом входного дифференциального каскада (1), база второго (24) входного транзистора соединена со вторым (3) входом входного дифференциального каскада (1), причем в качестве первого (8) источника напряжения смещения используется напряжение на втором (3) входе входного дифференциального каскада (1), а в качестве второго (9) источника напряжения смещения используется напряжение на первом (2) входе входного дифференциального каскада (1).

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, СВЧ-усилителях, фазорасщипителях, компараторах т.п.).

В современной микроэлектронике широкое применение имеют классические каскодные дифференциальные усилители (фиг.1, КДУ) [1÷80], которые стали базовым функциональным узлом многих аналоговых микросхем, в том числе СВЧ-диапазона. Однако для ряда новых СВЧ-технологий, например SGB25VD, SG25H1 и др., характеризующихся повышенными граничными частотами транзисторов (до 180 ГГц) и малым напряжением питания (E_п= 2 B), применение известных КДУ становится неэффективным из-за существенного снижения (на U_эб 0,8÷09 B) диапазона изменения их выходных напряжений.

Ближайшим прототипом заявляемого устройства является КДУ фирмы Icom Incorporated (JP), предлагаемый в патенте US 7.737.783. Он содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 входами и первым 4 и вторым 5 токовыми выходами, первый 6 и второй 7 выходные транзисторы, база первого 6 выходного транзистора связана с первым 8 источником напряжения смещения, база второго 7 выходного транзистора связана со вторым 9 источником напряжения смещения, коллектор первого 6 выходного транзистора связан с первым 10 выходом устройства и через первый 11 двухполюсник нагрузки подключен к первому 12 источнику питания, коллектор второго 7 выходного транзистора связан со вторым выходом устройства 13 и через второй 14 двухполюсник нагрузки подключен к первому 12 источнику питания, второй источник питания 15, связанный с эмиттерной цепью входного дифференциального каскада 1. Существенный недостаток известного КДУ состоит в том, что в нем неэффективно используются напряжения питания. Это отражается на максимальных амплитудах выходного напряжения положительной и отрицательной полярностей, которые при изготовлении КДУ по SiGe технологиям и не превышают

Основная задача, решаемая в предлагаемом изобретении, состоит в повышении эффективности использования напряжения источника питания (E_п) - увеличении на 0,8÷0,9 В диапазона изменения выходных напряжений КДУ при сохранении у заявляемого КДУ всех его основных положительных свойств КДУ-прототипа в диапазоне высоких частот (повышенные значения верхней граничной частоты, малая входная емкость из-за отсутствия эффекта умножения емкости С_кб входных транзисторов, малая передача сигнала с выхода на вход и т.п.).

Дополнительные задачи - повышение входного дифференциального сопротивления КДУ (R_вх) и коэффициента ослабления входного синфазного сигнала (Кос.сф).

Поставленная задача решается тем, что в каскодном дифференциальном усилителе с малым напряжением питания (фиг.2), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 входами и первым 4 и вторым 5 токовыми выходами, первый 6 и второй 7 выходные транзисторы, база первого 6 выходного транзистора связана с первым 8 источником напряжения смещения, база второго 7 выходного транзистора связана со вторым 9 источником напряжения смещения, коллектор первого 6 выходного транзистора связан с первым 10 выходом устройства и через первый 11 двухполюсник нагрузки подключен к первому 12 источнику питания, коллектор второго 7 выходного транзистора связан со вторым выходом устройства 13 и через второй 14 двухполюсник нагрузки подключен к первому 12 источнику питания, второй источник питания 15, связанный с эмиттерной цепью входного дифференциального каскада 1, предусмотрены новые элементы и связи - первый 4 токовый выход входного дифференциального каскада 1 связан с первым 12 источником питания через первый 16 токостабилизирующий двухполюсник и через первую 17 цепь согласования потенциалов подключен к эмиттеру первого 6 выходного транзистора, второй 5 токовый выход входного дифференциального каскада 1 связан с первым 12 источником питания через второй 18 токостабилизирующий двухполюсник и через вторую 19 цепь согласования потенциалов подключен к эмиттеру второго 7 выходного транзистора, причем между эмиттером первого 6 выходного транзистора и вторым 15 источником питания включен третий 20 токостабилизирующий двухполюсник, а между эмиттером второго 7 выходного транзистора и вторым 15 источником питания включен четвертый 21 токостабилизирующий двухполюсник.

На фиг.1 представлена схема КДУ-прототипа.

На фиг.2 представлена схема заявляемого КДУ в соответствии с.п.1 формулы изобретения.

Схема КДУ, соответствующая п.2 формулы изобретения, приведена на фиг.3.

На фиг.4 представлена схема КДУ, соответствующая п.3 формулы изобретения.

На фиг.5 представлена схема КДУ, соответствующая п.4 формулы изобретения.

Частный вариант построения КДУ с отрицательными источниками напряжениями смещения 8-9 и дополнительными выходными буферными усилителями показан на фиг.6.

Каскодный дифференциальный усилитель с малым напряжением питания содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 входами и первым 4 и вторым 5 токовыми выходами, первый 6 и второй 7 выходные транзисторы, база первого 6 выходного транзистора связана с первым 8 источником напряжения смещения, база второго 7 выходного транзистора связана со вторым 9 источником напряжения смещения, коллектор первого 6 выходного транзистора связан с первым 10 выходом устройства и через первый 11 двухполюсник нагрузки подключен к первому 12 источнику питания, коллектор второго 7 выходного транзистора связан со вторым выходом устройства 13 и через второй 14 двухполюсник нагрузки подключен к первому 12 источнику питания, второй источник питания 15, связанный с эмиттерной цепью входного дифференциального каскада 1. Первый 4 токовый выход входного дифференциального каскада 1 связан с первым 12 источником питания через первый 16 токостабилизирующий двухполюсник и через первую 17 цепь согласования потенциалов подключен к эмиттеру первого 6 выходного транзистора, второй 5 токовый выход входного дифференциального каскада 1 связан с первым 12 источником питания через второй 18 токостабилизирующий двухполюсник и через вторую 19 цепь согласования потенциалов подключен к эмиттеру второго 7 выходного транзистора, причем между эмиттером первого 6 выходного транзистора и вторым 15 источником питания включен третий 20 токостабилизирующий двухполюсник, а между эмиттером второго 7 выходного транзистора и вторым 15 источником питания включен четвертый 21 токостабилизирующий двухполюсник.

На фиг.3 в соответствии с п.2 формулы изобретения в качестве первого 8 и второго 9 источников напряжения смещения используются соответствующие напряжения на общей шине 22 первого 12 и второго 15 источников питания.

На фиг.4 в соответствии с п.3 формулы изобретения входной дифференциальный каскад 1 содержит первый 23 и второй 24 входные транзисторы, объединенные эмиттеры которых подключены ко второму 15 источнику питания через источник опорного тока 25, коллектор первого 23 входного транзистора соединен с первым 4 токовым выходом входного дифференциального каскада 1, коллектор второго 24 входного транзистора соединен со вторым 5 токовым выходом входного дифференциального каскада 1, база первого 23 входного транзистора соединена с первым 2 входом входного дифференциального каскада 1, база второго 24 входного транзистора соединена со вторым 3 входом входного дифференциального каскада 1, причем напряжения на объединенных эмиттерах первого 23 и второго 24 входных транзисторов используются в качестве первого 8 и второго 9 источников напряжения смещения.

В качестве первой 17 и второй 19 цепей согласования потенциалов на фиг.2, фиг.3, фиг.4 и фиг.5 авторы рекомендуют использовать прямо смещенные p-n-переходы 26-27 и 28-29 (фиг.2, фиг.3, фиг.5) или 26, 27, 30 и 28, 29, 31 (фиг.4).

На фиг.5 в соответствии с п.4 формулы изобретения входной дифференциальный каскад 1 содержит первый 23 и второй 24 входные транзисторы, объединенные эмиттеры которых подключены ко второму 15 источнику питания через источник опорного тока 25, коллектор первого 23 входного транзистора соединен с первым 4 токовым выходом входного дифференциального каскада 1, коллектор второго 24 входного транзистора соединен со вторым 5 токовым выходом входного дифференциального каскада 1, база первого 23 входного транзистора соединена с первым 2 входом входного дифференциального каскада 1, база второго 24 входного транзистора соединена со вторым 3 входом входного дифференциального каскада 1, причем в качестве первого 8 источника напряжения смещения используется напряжение на втором 3 входе входного дифференциального каскада 1, а в качестве второго 9 источника напряжения смещения используется напряжение на первом 2 входе входного дифференциального каскада 1.

На фиг.6 первой 8 и второй 9 источники напряжения смещения имеют отрицательное напряжение относительно общей шины 22. Здесь в качестве цепей согласования 17, 19 могут применяться резисторы, стабилитроны (фиг.6, 32, 33) или другие двухполюсники с относительно малым дифференциальным сопротивлением. Функции источников напряжения смещения 8 и 9 могут выполнять различные делители напряжений, реализованные как на основе элементов базовой схемы КДУ, так и на основе других дополнительных функциональных узлов. В схеме фиг.6 введены дополнительные выходные эмиттерные повторители на транзисторах 34, 35 и двухполюсниках 36, 37, которые связаны с дополнительными выходами 38 и 39.

В качестве первого 16, второго 18, третьего 20 и четвертого 21 токостабилизирующих двухполюсников, а также двухполюсников буферного усилителя 36 и 37 могут использоваться резисторы или классические транзисторные источники тока на транзисторах.

Рассмотрим работу заявляемого КДУ фиг.3 в сравнении с КДУ-прототипом фиг.1.

Максимальные амплитуды положительной и отрицательной полуволн выходных напряжений в КДУ-прототипе фиг.1 определяются следующими уравнениями Кирхгофа:

где U_кб - напряжения коллектор-база транзисторов 6 и 7;

U₈=U₉ - напряжения на базах транзисторов 6 и 7:

U ₁₄=R₁₄I₀=U₁₁=R₁₁ I₀ - статистические напряжения на двухполюсниках (резисторах) нагрузки 14 и 11.

Из уравнений (1) можно найти, что:

или при

Максимально возможное напряжение U ₈=U₉ на базах транзисторов 6 и 7, при котором входные транзисторы 23, 24 входного дифференциального каскада 1 не входят в насыщение, не может быть меньше, чем 0,8÷0,9 В (для SiGe технологии).

Таким образом, из (3) следует, что в КДУ-прототипе фиг.1 максимальные амплитуды при в лучшем случае принимают значения:

В заявляемом КДУ, например, фиг.3:

или

То есть, в заявляемом КДУ фиг.3 при максимальные амплитуды симметричного выходного синусоидального сигнала принимают более высокие значения:

Таким образом, сравнение (3) и (7) показывает, что предлагаемое схемотехническое решение обеспечивает более широкий диапазон изменения выходного напряжения (на 0,8 В), что весьма существенно при малых напряжениях питания.

То есть схема фиг.3 более эффективно использует напряжение питания

В схеме фиг.4 диапазон изменения выходного напряжения U_вых лучше, чем в схеме фиг.3, на 0,8 В. Действительно, для данной схемы за счет более эффективного использования :

Кроме этого схема КДУ фиг.4 имеет более высокий коэффициент (Кос.сф) ослабления входного синфазного напряжения (U_син) за счет передачи выделенной в эмиттерной цепи входных транзисторов 23 и 24 дифференциального каскада 1 составляющей U_син в коллекторную цепь этих транзисторов. То есть в данной схеме реализуется эффект «следящего питания», что существенно уменьшает влияние внутренней обратной связи транзисторов 23, 24 на Кос.сф (см. «Операционные усилители с непосредственной связью каскадов» / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: Энергия; 1976. - 148 с.).

Существенная особенность схемы фиг.5 - взаимная компенсация приращений токов базы транзисторов 7 и 23 (6 и 24), что при ₂₃= ₇ повышает эквивалентное входное дифференциальное сопротивление КДУ (R_вх.эф) более чем на порядок:

где

- входная проводимость КДУ-прототипа фиг.1;

_т=26 мВ - температурный потенциал;

₂₃= ₇ - коэффициент усиления по току базы транзисторов 23 и 7;

I₀ - статический ток эмиттера входных транзисторов дифференциального каскада (1).

Таким образом, в схеме фиг.5 повышается не только эффективность использования напряжений источников питания, но и существенно улучшается входное дифференциальное сопротивление (R_вх.эф ) и коэффициент ослабления входных синфазных напряжений (Кос.сф).

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патентная заявка US № 2010/0279641, fig.14.

2. Патентная заявка US № 2010/0315165, fig.1.

3. Патентная заявка US № 2010/0148868, fig.2.

4. Патентная заявка US № 2010/0046677, fig.3.

5. Патент US № 7.737.783.

6. Патент SU № 427451.

7. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка-XXI», 2001. - стр.362, RC4805.

8. Патент JP № 61264806.

9. Патент US № 4.600.893, fig.1.

10. Патентная заявка US № 2007/0115056, fig.2.

11. Патент US № 6.472.908, fig.4a.

12. Патент США № 5.568.092, fig 8.

13. Патент США № 6.366.166, fig 4.

14. Патент США № 6.882.223, fig 5.

15. Патент США № 6.515.547, fig 9.

16. Патентная заявка US 2005/0104661, fig 5.

17. Патентная заявка US 2006/0049874.

18. Патентная заявка US 2006/0071712, fig 4.

19. Патентная заявка US 2006/0164171, fig 4.

20. Патентная заявка US 2005/0174175, fig 2.

21. Патентная заявка US 2004/0246051, fig 1.

22. Патент США № 6.100.759, fig 3.

23. Патент США № 6.642.787.

24. Патент ЕР № 1.480.333.

25. Патент WO 03/084054.

26. Патент США № 3.660.773.

27. Патент Франции № 1.484.340.

28. Патент ФРГ № 1.214.775.

29. Патент Англии № 1520085.

30. Патент США № 3.482.177.

31. Патент Англии № 1212342.

32. Патент ФРГ № 1537590.

33. Патент Франции № 1548008.

34. Патентная заявка ФРГ № 2418455.

35. Патент Франции № 2227574.

36. Ав. свид. СССР № 970638.

37. Патент Швеции № 359989.

38. Патент Англии № 1500993.

39. Ав. свид. СССР № 276170.

40. Патент Англии № 1334759.

41. Патент США № 6.304.143.

42. Патент США № 5.418.491.

43. Патент США № 4.463.319.

44. Патент США № 6.717.474.

45. Патент США № 6.734.720.

46. Патент США № 4.723.111.

47. Патент США № 4.293.824.

48. Патент США № 5.323.121.

49. Патент США № 5.091.701.

50. Патент США № 4.406.990.

51. Патент США № 5.422.600.

52. Патент США № 6.788.143.

53. Патент США № 4.274.061.

54. Патент США № 5.327.100.

55. Патент США № 5.786.729.

56. Патент США № 3.644.838.

57. Патент США № 4.600.893.

58. Патент США № 4.390.850.

59. Патент США № 6.628.168.

60. Матавкин В.В. Быстродействующие операционные усилители. - М. «Радио и связь», 1989. - с.74, рис.4.15, стр.98, рис.6.7.

61. Патент США № 6.218.900, фиг.1.

62. Патентная заявка US 2002/0196079.

63. Патент США Re 30.587.

64. Патент ЕР 1.227.580.

65. Патент США № 6.714.076.

66. Патентная заявка US 2004/0090268 A1.

67. Патент США № 4.959.622, фиг.1.

68. Патент США № 6.018.268.

69. Патент США № 5.952.882.

70. Патент США № 6.580.325.

71. Патент США № 6.965.266.

72. Патент США № 6.867.643.

73. Патент США № 6.236.270.

74. Патент США № 6.229.394.

75. Патент США № 5.734.296.

76. Патент США № 5.477.190.

77. Патент США № 6.084.475.

78. Патент США № 3.733.559.

79. Патентная заявка US 2005/0001682 А1.

80. Патент США № 6.300.831.