способ изготовления полупроводникового прибора

Классы МПК:H01L21/336 с изолированным затвором
Автор(ы):, ,
Патентообладатель(и):Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (RU)
Приоритеты:
подача заявки:
2010-03-09
публикация патента:

Изобретение относится к технологии производства полупроводниковых приборов. Сущность изобретения: в способе изготовления полупроводникового прибора, включающем процессы ионной имплантации и формирование активных областей прибора на кремниевой подложке, после формирования активных областей создают скрытый р-слой под каналом прибора легированием подложки ионами Be с энергией 125-175 кэВ, дозой (2-5)·1012 см-2 и с последующим отжигом при температуре 650-750°С в течение 20-30 мин и атмосфере Н2. Техническим результатом изобретения является снижение значений токов утечек в полупроводниковых приборах, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных. 1 табл.

Формула изобретения

Способ изготовления полупроводникового прибора, включающий процессы ионной имплантации и формирование активных областей прибора на кремниевой подложке, отличающийся тем, что после формирования активных областей создают скрытый р-слой под каналом прибора легированием подложки ионами Be с энергией 125-175 кэВ, дозой (2-5)·1012 см-2 и с последующим отжигом при температуре 650-750°С в течение 20-30 мин и атмосфере Н2.

Описание изобретения к патенту

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления приборов с низкими токами утечки.

Известен способ изготовления полупроводникового прибора с малыми токами утечки [Патент 4985739, США, МКИ H01L 29/80] путем использования структуры, в которой одна система областей сток-исток окружает другую систему областей сток-исток, а нижний затвор скрытый, верхний соединяется с контактной площадкой через диффузионный барьер для предотвращения проникновения металла. В таких полупроводниковых приборах из-за низкой технологичности увеличивается разброс параметров и снижается надежность приборов.

Известен способ изготовления полупроводникового прибора с пониженным током утечки [Заявка 2133929, Япония, МКИ H01L 21/336] путем формирования окислением толстого слоя изолирующего оксида вокруг активной области структуры и сильнолегированного слоя под этим оксидом, который создается ионной имплантацией мышьяка.

Недостатками этого способа являются:

- повышенная плотность дефектов;

- низкая технологическая воспроизводимость;

- повышенные значения токов утечек.

Задача, решаемая изобретением, - снижение токов утечек в полупроводниковых приборах, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных.

Задача решается путем формирования скрытого p-слоя под каналом полевого транзистора, легированием подложки ионами Be с энергией 125-175 кэВ, дозой (2-5)·1012 см-2 и с последующим отжигом при температуре 650-750°С в течение 20-30 мин в атмосфере H2.

Скрытый p-слой компенсирует флуктуации уровня легирования в области активного слоя, обеспечивает высокую однородность структуры, что приводит к уменьшению флуктуации толщины канала и снижает токи утечки.

Технология способа состоит в следующем: на кремниевой пластине активный n-канал и n+-области стока и истока формировали путем локального легирования подложки ионами Si + с энергией ионов 115-150 кэВ, дозой (4-5)·10 12 см-2 для n-слоя и (1-3)·1013 см-2 для n+-области. Затем проводили отжиг при температуре 800-900°C в течение 20-30 мин в атмосфере H2. В последующем формировали скрытый p-слой под каналом полевого транзистора путем легирования подложки ионами Be с энергией 125-175 кэВ, дозой (2-5)·1012 см-2 и отжиге при температуре 650-750°C в течение 20-30 мин в атмосфере H2. Затвор и контакты к активным областям полупроводникового прибора формировали по стандартной технологии.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы. Результаты исследований представлены в табл.1.

Таблица 1
Параметры приборов
Параметры п/п структур, изготовленных по стандартной технологии Параметры п/п структур, изготовленных но предлагаемой технологии
Ток утечки, Iут·1013 А Плотность дефектов, см-2 Ток утечки, Iут·1013 А Плотность дефектов, см-2
4,71,5·10 40,6 3,4·102
4,5 1,8·104 0,4 4,6·102
4,52,7·10 40,5 3,4·102
5,3 1,2·104 0,1 1,1·102
5,22,5·10 40,6 1,5·102
5,7 1·104 0,7 0,7·102
4,64,6·10 40,3 7,5·102
4,9 3,5·104 0,6 2,2·102
4,48,0·10 40,2 8,9·102
4,9 2·104 0,4 2,1·102
4,73,2·10 40,6 2,4·102
5,4 1,7·104 0,7 1,9·102
5,05·10 40,3 4,4·102

Экспериментальные исследования показали, что выход годных полупроводниковых приборов, на партии пластин сформированных в оптимальном режиме, увеличился на 16,8%.

Технический результат - снижение токов утечек в полупроводниковых приборах, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Предложенный способ изготовления полупроводникового прибора путем формирования скрытого p-слоя под каналом полевого транзистора легированием подложки ионами Be с энергией 125-175 кэВ, дозой (2-5)·1012 см -2 и с последующим отжигом при температуре 650-750°C в течение 20-30 мин в атмосфере H2 позволяет повысить процент выхода годных приборов и улучшить их надежность.

Класс H01L21/336 с изолированным затвором

способ изготовления тонкопленочного транзистора -  патент 2522930 (20.07.2014)
способ изготовления полупроводникового прибора -  патент 2522182 (10.07.2014)
способ изготовления тонкопленочного транзистора -  патент 2515334 (10.05.2014)
способ изготовления транзисторной свч ldmos структуры -  патент 2515124 (10.05.2014)
способ изготовления силового полупроводникового прибора -  патент 2510099 (20.03.2014)
полупроводниковое устройство и способ его изготовления -  патент 2503085 (27.12.2013)
способ изготовления свч ldmos транзисторов -  патент 2498448 (10.11.2013)
способ изготовления мдп нанотранзистора с локальным участком захороненного изолятора -  патент 2498447 (10.11.2013)
способ изготовления подложки со структурой тонкопленочных транзисторов -  патент 2491678 (27.08.2013)
мощный свч ldmos транзистор и способ его изготовления -  патент 2473150 (20.01.2013)
Наверх