функциональная структура предварительного сумматора f ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты)

Классы МПК:	G06F7/505 в параллельном режиме по битам, те с отдельной схемой передачи данных для каждого машинного числа
Патентообладатель(и):	Петренко Лев Петрович (UA)
Приоритеты:	подача заявки: 2010-03-22 публикация патента: 20.07.2011

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений. Техническим результатом является повышение быстродействия процесса предварительного суммирования множимого в параллельно-последовательном умножителе. В одном из вариантов изобретения функциональная структура в каждом разряде содержит элементы, реализующие логические функции ИЛИ, И, И-НЕ, ИЛИ-НЕ, при этом каждый разряд выполнен в виде двух каналов суммирования - для формирования положительной результирующей суммы и условно отрицательной результирующей суммы. 4 н.п. ф-лы.

Формула изобретения

1. Функциональная структура предварительного сумматора f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}([m_j]&[m_j,0]) параллельно-последовательного умножителя f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}( функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle"> ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S¹ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}]f(})-ИЛИ структуры активных аргументов множимого [0,m_j]f(2ⁿ) и [m_j,0]f(2ⁿ), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j посредством логической функции f₄ (&)-И, в которой функциональная выходная связь является функциональной выходной связью условно отрицательного канала, при этом положительный канал включает логические функции f₁(})-ИЛИ, f₂(})-ИЛИ, f₃(})-ИЛИ и логическую функцию f₁(&)-И, в которой первая функциональная входная связь является функциональной выходной связью логической функции f₄(})-ИЛИ, в которой первая функциональная входная связь является функциональной входной связью канала для приема аргумента m_jусловно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f₁(&)-И-НЕ, f₁(}& )-ИЛИ-НЕ, f₂(&)-И и f₃(&)-И, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-89-s.jpg" BORDER="0">

где функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-90-s.jpg" BORDER="0"> - логическая функция f₁(&)-И; функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-91-s.jpg" BORDER="0"> - логическая функция f₁(})-ИЛИ;

функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-92-s.jpg" BORDER="0"> - логическая функция f₁(&)-И-НЕ; функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-93-s.jpg" BORDER="0"> - логическая функция f₁(}&)-ИЛИ-НЕ;

«=&₁=» - логическая функция f₁(&)-НЕ изменения активности входных аналоговых сигналов.

2. Функциональная структура предварительного сумматора f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}([m_j]&[m_j,0]) параллельно-последовательного умножителя f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}( функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle"> ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S¹ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}]f(})-ИЛИ структуры активных аргументов множимого [0,m_j]f(2ⁿ) и [m_j,0]f(2ⁿ), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j посредством логической функции f₁ (&)-И, в которой функциональная выходная связь является функциональной выходной связью условно отрицательного канала, при этом положительный канал включает логические функции f₁(})-ИЛИ, f₂(})-ИЛИ и логическую функцию f₃(})-ИЛИ, в которой первая функциональная входная связь является функциональной входной связью канала для приема аргумента m_jусловно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f₁(&)-И-НЕ, f₁(}&)-ИЛИ-НЕ, f₂(& )-И-НЕ, f₃(&)-И-НЕ, f₄(&)-И-НЕ и f₅(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-94-s.jpg" BORDER="0">

3. Функциональная структура предварительного сумматора f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}([m_j]&[m_j,0]) параллельно-последовательного умножителя f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}( функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle"> ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S¹ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}]f(})-ИЛИ структуры активных аргументов множимого [0,m_j]f(2ⁿ) и [m_j,0]f(2ⁿ), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j, при этом положительный канал включает логические функции f₁(&)-И, f₂(})-ИЛИ, f₃ (})-ИЛИ, f₄(})-ИЛИ и логические функции f₁ (})-ИЛИ и f₁(&)-НЕ, в которых функциональная входная связь является функциональной входной связью канала для приема аргумента m_jусловно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f₁(}&)-ИЛИ-НЕ, f₂(} &)-ИЛИ-НЕ, f₃(}&)-ИЛИ-НЕ и f₁(&)-И-НЕ, а в условно отрицательный канал введена логическая функция f₄(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-95-s.jpg" BORDER="0">

4. Функциональная структура предварительного сумматора f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}([m_j]&[m_j,0]) параллельно-последовательного умножителя f_{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}( функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle"> ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S¹ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _{([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424201/931.gif" BORDER="0" ALIGN="absmiddle">}]f(})-ИЛИ структуры активных аргументов множимого [0,m_j]f(2ⁿ) и [m_j,0]f(2ⁿ), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S³ функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424006/8202.gif" BORDER="0" ALIGN="absmiddle"> _j, при этом положительный канал включает логические функции f₁(&)-И, f₂(})-ИЛИ и логическую функцию f₁(})-ИЛИ и f₁(&)-НЕ, в которых функциональная входная связь является функциональной входной связью канала для приема аргумента m_jусловно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f₁(}& )-ИЛИ-НЕ, f₂(}&)-ИЛИ-НЕ, f₃(} &)-ИЛИ-НЕ, f₄(}&)-ИЛИ-НЕ, f₅(}&)-ИЛИ-НЕ и f₆(}&)-ИЛИ-НЕ, а в условно отрицательный канал введена логическая функция f₇(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

функциональная структура предварительного сумматора f<img src= ([mj]&[mj,0]) параллельно-последовательного умножителя f ( ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [s1 ]f(})-или структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n) (варианты), патент № 2424549" SRC="/images/patents/36/2424549/2424549-96-s.jpg" BORDER="0">

Описание изобретения к патенту

Класс G06F7/505 в параллельном режиме по битам, те с отдельной схемой передачи данных для каждого машинного числа

способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) - патент 2523876 (27.07.2014)
функциональная структура сумматора f3 (сигмаcd) условно "g" разряда реализующая процедуру "дешифрирования" агрументов слагаемых [1,2sgh1]f(2a) и [1,2sgh2]f(2n) позиционного формата "дополнительный код ru" посредством арифметических аксиом троичной системы счисления f(+1,0,-1) и двойного логического дифференцирования d1,2/dn-f1,2(+-)d/dn активных аргументов "уровня 2" и удаления активных логических нулей "+1""-1"-"0" в "уровне 1" (варианты русской логики) - патент 2517245 (27.05.2014)

функциональная структура сумматора f2( cd) условно "k" разряда параллельно-последовательного умножителя f ( cd), реализующая процедуру "дешифрирования" входных структур аргументов слагаемых [1,2sj h1]f(2n) и [1,2sj h2]f(2n) позиционного формата "дополнительный код ru" посредством применения арифметических аксиом троичной системы счисления f(+1,0,-1) и логического дифференцирования d1/dn f1(+ -)d/dn аргументов в объединенной их структуре (вариант русской логики) - патент 2480817 (27.04.2013)
функциональная структура сумматора f3( cd)max старших условно "k" разрядов параллельно-последовательного умножителя f ( cd), реализующая процедуру "дешифрирования" аргументов слагаемых [1,2sg h1] и [1,2sg h2] в "дополнительном коде ru" посредством арифметических аксиом троичной системы счисления f(+1,0,-1) и логического дифференцирования d1/dn f1(+ -)d/dn (варианты русской логики) - патент 2476922 (27.02.2013)
устройство для вычитания - патент 2463644 (10.10.2012)
параллельный сумматор-вычитатель в троичной системе счисления на нейронах - патент 2453900 (20.06.2012)
функциональная структура предварительного сумматора f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) условно "i" разряда для суммирования позиционных аргументов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений с применением арифметических аксиом троичной системы счисления f(+1,0,-1) с формированием результирующей суммы [s ]f(2n) в позиционном формате - патент 2443008 (20.02.2012)
функциональная структура предварительного сумматора f ([ni]&[ni,0]) условно "i" и "i+1" разрядов "k" группы параллельно-последовательного умножителя f ( ) для позиционных аргументов множимого [ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты русской логики) - патент 2439658 (10.01.2012)
функциональная входная структура сумматора с процедурой логического дифференцирования d/dn первой промежуточной суммы минимизированных аргументов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min (варианты русской логики) - патент 2427028 (20.08.2011)
функциональная входная структура сумматора с избирательным логическим дифференцированием d/dn первой промежуточной суммы ±[s1 i] минимизированных структур аргументов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min (варианты) - патент 2424548* (20.07.2011)