дифференциальный усилитель с повышенным коэффициентом усиления при низкоомной нагрузке

Формула изобретения

1. Дифференциальный усилитель с повышенным коэффициентом усиления при низкоомной нагрузке, содержащий первый (1) и второй (2) входные транзисторы, коллекторы которых соединены с первым (3) источником питания, первое (4) токовое зеркало, базовый вход (5) которого соединен с первым (3) источником питания через первый (6) источник опорного тока, токовый выход (7) первого (4) токового зеркала связан с первым (3) источником питания через второй (8) источник опорного тока и соединен с базой первого (9) выходного транзистора, инвертирующий эмиттерный вход (10) первого (4) токового зеркала соединен с эмиттером второго (2) входного транзистора и через третий (11) источник опорного тока связан со вторым (12) источником питания, неинвертирующий эмиттерный вход (13) первого (4) токового зеркала связан со вторым (12) источником питания через четвертый (14) источник опорного тока и соединен с эмиттером первого (1) входного транзистора, пятый (15) токостабилизирующий двухполюсник, включенный между выходом устройства (16) и вторым (12) источником питания, отличающийся тем, что в схему введен второй (17) выходной транзистор, эмиттер которого подключен к коллектору первого (9) выходного транзистора, коллектор связан с первым (3) источником питания, причем базовый вход (5) первого (4) токового зеркала соединен с первым (3) источником питания через последовательно соединенные цепь смещения потенциалов (18) и первый (6) источник опорного тока, общий узел последовательно соединенных цепи смещения потенциалов (18) и первого (6) источника опорного тока соединен с базой второго (17) выходного транзистора, а цепь смещения потенциалов (18) включена между базой второго (17) выходного транзистора и базовым входом (5) первого (4) токового зеркала.

2. Дифференциальный усилитель по п.1, отличающийся тем, что первое (4) токовое зеркало содержит первый (19) и второй (20) вспомогательные транзисторы, эмиттер первого (19) вспомогательного транзистора является инвертирующим эмиттерным входом (10) первого (4) токового зеркала, эмиттер второго (20) вспомогательного транзистора является неинвертирующим эмиттерным входом (13) первого (4) токового зеркала, коллектор второго (20) вспомогательного транзистора связан с токовым выходом (7) первого (4) токового зеркала, его база соединена с базой и коллектором первого (19) вспомогательного транзистора и базовым входом (5) первого токового зеркала (4), а цепь смещения потенциалов (18) реализована в виде нескольких прямосмещенных р-n переходов.

3. Дифференциальный усилитель по п.1, отличающийся тем, что первое (4) токовое зеркало содержит третий (21), четвертый (22) и пятый (23) вспомогательные транзисторы, эмиттер третьего (21) вспомогательного транзистора является инвертирующим эмиттерным входом (10) первого (4) токового зеркала, эмиттер пятого (23) вспомогательного транзистора является неинвертирующим эмиттерным входом (13) первого (4) токового зеркала, коллектор четвертого (22) вспомогательного транзистора связан с токовым выходом (7) первого (4) токового зеркала, его база соединена с базовым входом (5) первого (4) токового зеркала и коллектором третьего (21) вспомогательного транзистора, причем база третьего (21) вспомогательного транзистора соединена с базой пятого (23) вспомогательного транзистора, а также подключена к эмиттеру четвертого (22) вспомогательного транзистора и коллектору пятого (23) вспомогательного транзистора, а цепь смещения потенциалов (18) выполнена в виде нескольких прямосмещенных р-n переходов.

4. Дифференциальный усилитель по п.1, отличающийся тем, что первое (4) токовое зеркало содержит шестой (24), седьмой (25) и восьмой (26) вспомогательные транзисторы, эмиттер шестого (24) вспомогательного транзистора является инвертирующим эмиттерным входом (10) первого (4) токового зеркала, эмиттер восьмого (26) вспомогательного транзистора является неинвертирующим эмиттерным входом (13) первого (4) токового зеркала, коллектор восьмого (26) вспомогательного транзистора связан с токовым выходом (7) первого (4) токового зеркала, его база соединена с базой шестого (24) вспомогательного транзистора и эмиттером седьмого (25) вспомогательного транзистора, коллектор седьмого (25) вспомогательного транзистора соединен с первым (3) источником питания, причем база седьмого (25) вспомогательного транзистора соединена с коллектором шестого (24) вспомогательного транзистора, а также подключена к базовому входу (5) первого (4) токового зеркала, а цепь смещения потенциалов (18) выполнена в виде прямосмещенного р-n перехода.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях (ОУ), компараторах, стабилизаторах напряжения, различных аналогово-цифровых интерфейсах и т.п.).

В современной аналоговой микроэлектронике применяются двухкаскадные дифференциальные усилители (ДУ) на n-p-n транзисторах с активными нагрузками в виде двух источников опорного тока [1-8]. Данная архитектура ДУ относится к числу достаточно низковольтных и широкополосных и, как следствие, весьма часто используется в ВЧ и СВЧ аналоговых устройствах, в интегральных стабилизаторах напряжения, фильтрах и т.п. Однако, при низкоомных нагрузках (например, волновых сопротивлениях СВЧ линий связи R₀=50 Ом = R_н), такие ДУ имеют небольшие коэффициенты усиления по напряжению без обратной связи (K _y). При введении обратной связи невысокие значения K _y не позволяют получить в данной архитектуре заданный уровень петлевого усиления, определяющего погрешность устройства, величину его выходного сопротивления и другие динамические параметры.

Наиболее близким по технической сущности к заявляемому устройству является ДУ (фиг.1), рассмотренный в патенте RU № 2384934, fig. 13. Он содержит первый 1 и второй 2 входные транзисторы, коллекторы которых соединены с первым 3 источником питания, первое 4 токовое зеркало, базовый вход 5 которого соединен с первым 3 источником питания через первый 6 источник опорного тока, токовый выход 7 первого 4 токового зеркала связан с первым 3 источником питания через второй 8 источник опорного тока и соединен с базой первого 9 выходного транзистора, инвертирующий эмиттерный вход 10 первого 4 токового зеркала соединен с эмиттером второго 2 входного транзистора и через третий 11 источник опорного тока связан со вторым 12 источником питания, неинвертирующий эмиттерный вход 13 первого 4 токового зеркала связан со вторым 12 источником питания через четвертый 14 источник опорного тока и соединен с эмиттером первого 1 входного транзистора, пятый 15 токостабилизирующий двухполюсник, включенный между выходом устройства 16 и вторым 12 источником питания.

Существенный недостаток известного устройства состоит в том, что при выполнении его нагрузки R_н в виде низкоомного резистора (например, 5 Ом или 50 Ом) его коэффициент усиления получается небольшим.

Основная задача предлагаемого изобретения состоит в повышении на один-два порядка коэффициента усиления по напряжению разомкнутого ДУ при использовании сравнительно низкоомных двухполюсников нагрузки (например, R_н=R₀=5÷50 Ом). Дополнительная задача - повышение стабильности нулевого уровня.

Поставленная задача решается тем, что в дифференциальном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, коллекторы которых соединены с первым 3 источником питания, первое 4 токовое зеркало, базовый вход 5 которого соединен с первым 3 источником питания через первый 6 источник опорного тока, токовый выход 7 первого 4 токового зеркала связан с первым 3 источником питания через второй 8 источник опорного тока и соединен с базой первого 9 выходного транзистора, инвертирующий эмиттерный вход 10 первого 4 токового зеркала соединен с эмиттером второго 2 входного транзистора и через третий 11 источник опорного тока связан со вторым 12 источником питания, неинвертирующий эмиттерный вход 13 первого 4 токового зеркала связан со вторым 12 источником питания через четвертый 14 источник опорного тока и соединен с эмиттером первого 1 входного транзистора, пятый 15 токостабилизирующий двухполюсник, включенный между выходом устройства 16 и вторым 12 источником питания, предусмотрены новые элементы и связи - в схему введен второй 17 выходной транзистор, эмиттер которого подключен к коллектору первого 9 выходного транзистора, коллектор связан с первым 3 источником питания, причем базовый вход 5 первого 4 токового зеркала соединен с первым 3 источником питания через последовательно соединенные цепь смещения потенциалов 18 и первый 6 источник опорного тока, общий узел последовательно соединенных цепи смещения потенциалов 18 и первого 6 источника опорного тока соединен с базой второго 17 выходного транзистора, а цепь смещения потенциалов 18 включена между базой второго 17 выходного транзистора и базовым входом 5 первого 4 токового зеркала.

На фиг.1 приведена схема ДУ-прототипа.

На фиг.2 представлена схема заявляемого устройства, соответствующего п.1 и п.2 формулы изобретения, а на фиг.3 и фиг.4 показано конкретное выполнение по п.3 и п.4 первого 4 токового зеркала.

На фиг.5 показана схема ДУ-прототипа фиг.1, а на фиг.6 - схема заявляемого ДУ фиг.2 в среде компьютерного моделирования Cadance на моделях интегральных транзисторов HJW ФГУП НПП «Пульсар».

На фиг.7 показана зависимость коэффициента усиления по напряжению сравниваемых схем (фиг.5, фиг.6) от частоты. Данные графики показывают, что заявляемый ДУ, несмотря на применение низкоомной нагрузки (R_н=50 Ом), имеет коэффициент усиления по напряжению на 24 дБ (в сто раз) лучше в сравнении с K_у известного устройства. Это важное достоинство предлагаемого ДУ.

На фиг.8 показана температурная зависимость напряжения смещения нуля U_см сравниваемых схем фиг.5 и фиг.6 при 100% обратной связи, из которой следует, что заявляемое устройство имеет более высокую стабильность нулевого уровня.

Дифференциальный усилитель с повышенным коэффициентом усиления при низкоомной нагрузке фиг.2 содержит первый 1 и второй 2 входные транзисторы, коллекторы которых соединены с первым 3 источником питания, первое 4 токовое зеркало, базовый вход 5 которого соединен с первым 3 источником питания через первый 6 источник опорного тока, токовый выход 7 первого 4 токового зеркала связан с первым 3 источником питания через второй 8 источник опорного тока и соединен с базой первого 9 выходного транзистора, инвертирующий эмиттерный вход 10 первого 4 токового зеркала соединен с эмиттером второго 2 входного транзистора и через третий 11 источник опорного тока связан со вторым 12 источником питания, неинвертирующий эмиттерный вход 13 первого 4 токового зеркала связан со вторым 12 источником питания через четвертый 14 источник опорного тока и соединен с эмиттером первого 1 входного транзистора, пятый 15 токостабилизирующий двухполюсник, включенный между выходом устройства 16 и вторым 12 источником питания. В схему введен второй 17 выходной транзистор, эмиттер которого подключен к коллектору первого 9 выходного транзистора, коллектор связан с первым 3 источником питания, причем базовый вход 5 первого 4 токового зеркала соединен с первым 3 источником питания через последовательно соединенные цепь смещения потенциалов 18 и первый 6 источник опорного тока, общий узел последовательно соединенных цепи смещения потенциалов 18 и первого 6 источника опорного тока соединен с базой второго 17 выходного транзистора, а цепь смещения потенциалов 18 включена между базой второго 17 выходного транзистора и базовым входом 5 первого 4 токового зеркала.

На фиг.2, в соответствии с п.2 формулы изобретения, первое 4 токовое зеркало содержит первый 19 и второй 20 вспомогательные транзисторы, эмиттер первого 19 вспомогательного транзистора является инвертирующим эмиттерным входом 10 первого 4 токового зеркала, эмиттер второго 20 вспомогательного транзистора является неинвертирующим эмиттерным входом 13 первого 4 токового зеркала, коллектор второго 20 вспомогательного транзистора связан с токовым выходом 7 первого 4 токового зеркала, его база соединена с базой и коллектором первого 19 вспомогательного транзистора и базовым входом 5 первого токового зеркала 4, а цепь смещения потенциалов 18 реализована в виде нескольких прямосмещенных p-n переходов.

На фиг.3, в соответствии с п.3 формулы изобретения, первое 4 токовое зеркало содержит третий 21, четвертый 22 и пятый 23 вспомогательные транзисторы, эмиттер третьего 21 вспомогательного транзистора является инвертирующим эмиттерным входом 10 первого 4 токового зеркала, эмиттер пятого 23 вспомогательного транзистора является неинвертирующим эмиттерным входом 13 первого 4 токового зеркала, коллектор четвертого 22 вспомогательного транзистора связан с токовым выходом 7 первого 4 токового зеркала, его база соединена с базовым входом 5 первого 4 токового зеркала и коллектором третьего 21 вспомогательного транзистора, причем база третьего 21 вспомогательного транзистора соединена с базой пятого 23 вспомогательного транзистора, а также подключена к эмиттеру четвертого 22 вспомогательного транзистора и коллектору пятого 23 вспомогательного транзистора, а цепь смещения потенциалов 18 выполнена в виде нескольких прямосмещенных p-n переходов.

На фиг.4, в соответствии с п.4 формулы изобретения, первое 4 токовое зеркало содержит шестой 24, седьмой 25 и восьмой 26 вспомогательные транзисторы, эмиттер шестого 24 вспомогательного транзистора является инвертирующим эмиттерным входом 10 первого 4 токового зеркала, эмиттер восьмого 26 вспомогательного транзистора является неинвертирующим эмиттерным входом 13 первого 4 токового зеркала, коллектор восьмого 26 вспомогательного транзистора связан с токовым выходом 7 первого 4 токового зеркала, его база соединена с базой шестого 24 вспомогательного транзистора и эмиттером седьмого 25 вспомогательного транзистора, коллектор седьмого 25 вспомогательного транзистора соединен с первым 3 источником питания, причем база седьмого 25 вспомогательного транзистора соединена с коллектором шестого 24 вспомогательного транзистора, а также подключена к базовому входу 5 первого 4 токового зеркала, а цепь смещения потенциалов 18 выполнена в виде прямосмещенного p-n перехода.

Рассмотрим работу ДУ фиг.2.

Статический режим транзисторов 1, 2, 19, 20, 9 и 17 ДУ фиг.2 устанавливается источниками опорного тока 11, 14, 6, 8 и 15. Если выбрать I₆=I₈=I₀, а I ₁₁=I₁₄=I₁₅=2I₀, то:

где I_эi - эмиттерный ток i-го транзистора.

Если на вход Bx.⁽⁺⁾ 1 подается положительное напряжение u_вх, то это вызывает увеличение напряжения на токовом выходе 7 (u₇), а также напряжения на выходе 16 и, как следствие, напряжения на нагрузке R_н:

где i_н - ток в нагрузке R_н, равный приращениям эмиттерных токов транзисторов 9 и 17.

Как следствие, токи базы транзисторов 9 и 17:

где ₉, ₁₇ - коэффициенты усиления по току базы транзисторов 9 и 17.

Приращение тока базы транзистора 17 i _б17 передается на базовый вход 5 первого 4 токового зеркала, выходной ток которого i₇ равен его входному току i ₇=i_б17, так как коэффициент передачи по току первого 4 токового зеркала K_i4=1. Поэтому в узле 7 происходит взаимная компенсация двух близких по величине токов i₇=i_б17 и тока i_б9. Как следствие, эквивалентное сопротивление нагрузки r_н.экв, приведенное к узлу 7, повышается. Действительно эквивалентное сопротивление в узле 7, определяющее К_у дифференциального усилителя, определяется формулой

где - эквивалентное сопротивление низкоомной нагрузки R _н, приведенное к базовой цепи транзистора 9;

R_вых.8 - выходное сопротивление второго 8 источника опорного тока (R_вых.8>>r_н.экв);

R_вых.4>>r_н.экв - выходное сопротивление входного дифференциального каскада, образованного входными транзисторами 1 и 2 и токовым зеркалом 4, относительно его токового выхода 7;

K_i4=1 - коэффициент усиления по току токового зеркала 4.

Поэтому коэффициент усиления по напряжению

для ДУ-прототипа и, следовательно, его коэффициент усиления по напряжению , где

- эквивалентное сопротивление в узле 7 ДУ-прототипа фиг.1;

r_э1, r_э2 - сопротивление эмиттерных переходов входных транзисторов 1 и 2.

Таким образом, выигрыш по коэффициенту усиления, который дает предлагаемое техническое решение при ₁₇= ₉, K_i4=1, R_вых.8>>r _н.экв

Предельные значения коэффициента N _R (8) зависят от соотношений R_вых.4, R_вых.8 и r_н.экв. Для получения наибольшего выигрыша по K _y необходимо использовать в качестве первого 4 токового зеркала схемы токовых зеркал Вильсона (фиг.3), которые обеспечивают наиболее высокие выходные сопротивления (см. п.3 формулы изобретения).

Анализ фиг.7 показывает, что предлагаемый ДУ имеет при R_н=50 Ом более чем в 100 раз лучшее усиление, чем ДУ-прототип. Еще больший выигрыш по K_y обеспечивается при более малых R_н=4 Ом, например, в схемах компенсационного стабилизатора напряжения, реализованного на базе ДУ фиг.2 при подаче на его вход Вх.1⁽⁺⁾ опорного напряжения и введения 100% обратной связи.

Таким образом, заявляемое техническое решение обеспечивает не только повышенный K_y , но и создает условия, когда дополнительные элементы, вводимые для повышения K_y, повышают стабильность нулевого уровня (фиг.8).

Другие варианты выполнения первого 4 токового зеркала (фиг.2, фиг.4) дают несколько меньшие значения коэффициента N (8). Однако характеризуются другими достоинствами, повышающими параметры ДУ (частотный диапазон, диапазон изменения u_вых и т.п.).

Таким образом, предлагаемое техническое решение имеет ряд существенных преимуществ по сравнению с известной схемой ДУ.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Будяков П.С. Дифференциальные усилители для IP-модулей с малым напряжением питания [Текст]. / П.С.Будяков. // Проблемы современной аналоговой микросхемотехники: VII международный научно-практический семинар. В 2 ч. Ч.1. / гл. ред. Н.Н.Прокопенко; редкол.: В.Г.Немудров [и др.]. - Шахты: ГОУ ВПО «ЮРГУЭС», 2009. - С.63, рис.3.

2. Будяков П.С. Комплементарные СВЧ дифференциальные усилители с повышенной симметрией входных цепей для большого сигнала [Текст]. / П.С.Будяков, А.И.Серебряков, Н.Н.Прокопенко. // Проблемы современной аналоговой микросхемотехники: VII международный научно-практический семинар. В 2 ч. 4.1. / гл. ред. Н.Н.Прокопенко; редкол.: В.Г.Немудров [и др.]. - Шахты: ГОУ ВПО «ЮРГУЭС», 2009. - С.47, рис.2.

3. Прокопенко Н.Н. Архитектура дифференциальных усилителей для технологического процесса SGB25VD [Текст]. / Н.Н.Прокопенко, Д.Н.Конев, П.С.Будяков. // Проблемы современной аналоговой микросхемотехники: VII международный научно-практический семинар. В 2 ч. 4.1. / гл. ред. Н.Н.Прокопенко; редкол.: В.Г.Немудров [и др.]. - Шахты: ГОУ ВПО «ЮРГУЭС», 2009. - С.59, рис.6.

4. Операционные усилители и компараторы [Текст]. - М.: Издательский дом «Додэка - XXI», 2001. - С.240. Операционный усилитель ОР-42 (140УД30).

5. Патент US 6.456.162, fig.1, fig.2.

6. Патент US 5.952.882.

7. Патент US 4.293.824, fig.5.

8. Патент US 5.523.718, fig.2.