дифференциальный усилитель с малым напряжением смещения нуля

Формула изобретения

1. Дифференциальный усилитель с малым напряжением смещения нуля, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых связаны друг с другом и подключены к первому (3) источнику питания через первый (4) токостабилизирующий двухполюсник, коллектор первого (1) входного транзистора соединен с коллектором и базой первого (5) вспомогательного транзистора и базой второго (6) вспомогательного транзистора, эмиттеры первого (5) и второго (6) вспомогательных транзисторов связаны со вторым (7) источником питания, коллектор второго (2) входного транзистора соединен с коллектором второго (6) вспомогательного транзистора, первый (8) и второй (9) выходные транзисторы с объединенными базами, эмиттеры которых соединены со вторым (7) источником питания, коллектор первого (8) выходного транзистора связан с базой третьего (10) выходного транзистора и через второй (11) токостабилизирующий двухполюсник соединен с первым (3) источником питания, коллектор второго (9) выходного транзистора связан с выходом устройства и эмиттером третьего (10) выходного транзистора, коллектор которого соединен с первым (3) источником питания, отличающийся тем, что базы первого (8) и второго (9) выходных транзисторов соединены с коллектором второго (6) вспомогательного транзистора.

2. Дифференциальный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, что коллектор первого (8) выходного транзистора связан с базой третьего (10) выходного транзистора через первый (12) транзисторный каскад по схеме с общей базой, а коллектор второго (9) выходного транзистора связан с выходом устройства и эмиттером третьего (10) выходного транзистора через второй (13) транзисторный каскад по схеме с общей базой.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в операционных усилителях (ОУ) с малыми значениями напряжения смещения нуля U_см в условиях воздействия радиации или температуры).

В современной радиоэлектронной аппаратуре находят применение операционные усилители с существенными различными параметрами. Особое место занимают ОУ с простейшей архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу устройств.

Наиболее близкой по технической сущности к заявляемому ДУ является классическая схема, изображенная на фиг.1 (см. Интегральные микросхемы. Операционные усилители и компараторы. Справочник. - Издательский Дом «Додэка-XXI», 2001, с.269), на основе которой реализованы как отечественные (140УД8, 574УД1, 140УД30), так и зарубежные (TL081) микросхемы. Данная схема стала основой построения большого числа аналоговых устройств, например [1-8].

Существенный недостаток известного ДУ (фиг.1) состоит в том, что он имеет повышенное значение напряжения смещения нуля U_см.

Основная цель предлагаемого изобретения состоит в уменьшении U_см.

Поставленная цель достигается тем, что в дифференциальном усилителе (фиг.1), содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых связаны друг с другом и подключены к первому 3 источнику питания через первый 4 токостабилизирующий двухполюсник, коллектор первого 1 входного транзистора соединен с коллектором и базой первого 5 вспомогательного транзистора и базой второго 6 вспомогательного транзистора, эмиттеры первого 5 и второго 6 вспомогательных транзисторов связаны со вторым 7 источником питания, коллектор второго 2 входного транзистора соединен с коллектором второго 6 вспомогательного транзистора, первый 8 и второй 9 выходные транзисторы - с объединенными базами, эмиттеры которых соединены со вторым 7 источником питания, коллектор первого 8 выходного транзистора связан с базой третьего 10 выходного транзистора и через второй 11 токостабилизирующий двухполюсник соединен с первым 3 источником питания, коллектор второго 9 выходного транзистора связан с выходом устройства и эмиттером третьего 10 выходного транзистора, коллектор которого соединен с первым 3 источником питания, предусмотрены новые связи - базы первого 8 и второго 9 выходных транзисторов соединены с коллектором второго 6 вспомогательного транзистора.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения. На фиг.3 представлена схема ДУ в соответствии с п.2 формулы изобретения.

На фиг.4 показана схема ДУ-прототипа фиг.1 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.5 - схема заявляемого ДУ фиг.2.

На фиг.6 представлены графики температурной зависимости U_см сравниваемых схем, фиг.4 и 5.

Дифференциальный усилитель фиг.2 содержит первый 1 и второй 2 входные транзисторы, эмиттеры которых связаны друг с другом и подключены к первому 3 источнику питания через первый 4 токостабилизирующий двухполюсник, коллектор первого 1 входного транзистора соединен с коллектором и базой первого 5 вспомогательного транзистора и базой второго 6 вспомогательного транзистора, эмиттеры первого 5 и второго 6 вспомогательных транзисторов связаны со вторым 7 источником питания, коллектор второго 2 входного транзистора соединен с коллектором второго 6 вспомогательного транзистора, первый 8 и второй 9 выходные транзисторы с объединенными базами, эмиттеры которых соединены со вторым 7 источником питания, коллектор первого 8 выходного транзистора связан с базой третьего 10 выходного транзистора и через второй 11 токостабилизирующий двухполюсник соединен с первым 3 источником питания, коллектор второго 9 выходного транзистора связан с выходом устройства и эмиттером третьего 10 выходного транзистора, коллектор которого соединен с первым 3 источником питания. Базы первого 8 и второго 9 выходных транзисторов соединены с коллектором второго 6 вспомогательного транзистора.

На фиг.3, в соответствии с п.2 формулы изобретения, коллектор первого 8 выходного транзистора связан с базой третьего 10 выходного транзистора через первый 12 транзисторный каскад по схеме с общей базой, а коллектор второго 9 выходного транзистора связан с выходом устройства и эмиттером третьего 10 выходного транзистора через второй 13 транзисторный каскад по схеме с общей базой. При этом транзисторные каскады выполнены на основе транзисторов 14 и 15.

Рассмотрим работу схемы, изображенной фиг.2, на постоянном токе.

Если принять, что ток общей эмиттерной цепи входного дифференциального каскада 1 на транзисторах 1 и 2 равен 2I₀, то токи коллекторов этих транзисторов:

где I_б.n - ток базы входных р-n-р транзисторов 1 и 2, образующих входной дифференциальный каскад.

С учетом первого закона Кирхгофа можно найти ток коллектора транзистора 6

Поэтому сумма токов в узле А

где I_б.89=2I_б.р - суммарный ток базы транзисторов 8 и 9.

Учитывая (1)-(3), из (4) следует, что сумма токов в узле А при его коротком замыкании на эквипотенциальную шину равна нулю, т.е. I_р =0.

Вследствие воздействия, например, радиации токи I_б,8 и I_б,6 изменяются в несколько раз, но одинаково. В этом случае I_р 0. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле А создает U_см, зависящее от крутизны преобразования входного напряжения u _вх ДУ фиг.2 в выходной ток узла А

где r_э1=r_э2 - сопротивления эмиттерных переходов входных

транзисторов дифференциального каскада 1. Поэтому для схем фиг.2

где

_т - температурный потенциал.

В ДУ-прототипе I_р 0:

где ₆=30÷50 - коэффициент усиления по току базы транзистора 6. Поэтому здесь систематическая составляющая U_cм получается почти на порядок больше (фиг.6, U _см=-372 мкВ), чем в заявляемой схеме (фиг.6, U_см =-44 мкВ).

Дальнейшее снижение U_см обеспечивается в схеме фиг.3, в которой минимизируется влияние напряжения коллектор-база транзисторов 8 и 9 на величину их коэффициента усиления по току базы . В этой схеме при выборе E_с=1,4 В относительно шины второго 7 источника питания транзисторы 5, 6, 8 и 9 будут работать при одинаковых напряжениях на коллекторе, что обеспечивает равенство ₅= ₆= ₈= ₉ и, следовательно, более точную компенсацию токов базы I_б.р транзисторов 6, 8, 9 в узле А.

Таким образом, заявляемое устройство имеет существенное преимущество в сравнении с прототипом.

Источники информации

1. Патент США № 4042886.

2. Патент Японии JP 10032437.

3. Патент Японии JP 2005033558.

4. Патент США № 4595883, fig.4.

5. Патентная заявка США № 2005/0063270А1, fig.2.

6. Патент США № 5166638, fig.1.

7. Патент США № 5537081, fig.3.

8. Патент США № 6114904.