дифференциальный усилитель с повышенным коэффициентом усиления по напряжению

Формула изобретения

1. Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первое токовое зеркало (4), вход которого соединен с первым (2), а выход - со вторым (3) токовыми выходами входного дифференциального каскада (1), первый (5) выходной транзистор, база которого подключена ко второму (3) токовому выходу входного дифференциального каскада (1), а коллектор связан с шиной источника питания, токостабилизирующии двухполюсник (6), связанный с выходом (7) устройства, отличающийся тем, что в схему введено второе (8) токовое зеркало, базовый вход которого соединен с эмиттером выходного транзистора (5), общий эмиттерный выход подключен к выходу устройства (7), а коллекторный выход связан с эмиттером дополнительного транзистора (9), причем база дополнительного транзистора (9) соединена с первым (2) токовым выходом входного дифференциального каскада (1), а коллектор соединен с шиной источника питания.

2. Дифференциальный усилитель с повышенным коэффициентом усиления но напряжению по п.1, отличающийся тем, что тип проводимости транзисторов первого (4) токового зеркала противоположен типу проводимости транзисторов входного дифференциального каскада (1) и второго (8) токового зеркала.

3. Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению по п.1, отличающийся тем, что базовый вход второго (8) токового зеркала соединен с эмиттером первого выходного транзистора (5) через цепь согласования статических потенциалов (19).

4. Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению по п.1, отличающийся тем, что первое (4) токовое зеркало содержит первый (20) и второй (21) р-n-р транзисторы с объединенными базами, третий (22) n-p-n транзистор и р-n переход (23), эмиттеры первого (20) и второго (21) р-n-р транзисторов соединены с шиной источника питания, коллектор третьего (22) n-p-n транзистора соединен с коллектором первого (20) и базой второго (21) р-n-р транзисторов, база третьего (22) n-p-n транзистора соединена с коллектором второго (21) р-n-р транзистора и первым выводом р-n перехода (23), причем эмиттер третьего (22) n-p-n транзистора является входом первого (4) токового зеркала, а второй вывод р-n перехода (23) - выходом первого (4) токового зеркала.

5. Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению по п.1, отличающийся тем, что первое (4) токовое зеркало содержит четвертый (24) и пятый (25) р-n-р транзисторы с объединенными базами, шестой (26) n-p-n транзистор и дополнительный р-n переход (27), эмиттеры четвертого (24) и пятого (25) р-n-р транзисторов соединены с шиной источника питания, коллектор шестого (26) n-p-n транзистора соединен с базами четвертого (24) и пятого (25) р-n-р транзисторов, база шестого (26) n-p-n транзистора соединена с коллектором пятого (25) р-n-р транзистора и первым выводом дополнительного р-n перехода (27), причем эмиттер шестого (26) n-p-n транзистора соединен с коллектором четвертого (24) р-n-р транзистора и является входом первого (4) токового зеркала, а второй вывод дополнительного р-n перехода (27) - выходом первого (4) токового зеркала.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях (ОУ), компараторах, стабилизаторах и т.п.).

В современной аналоговой микроэлектронике широко применяются двухкаскадные дифференциальные усилители (ДУ) с активными нагрузками в виде токовых зеркал на биполярных транзисторах, тип проводимости которых противоположен типу проводимости входных транзисторов ДУ (фиг.1) [1-16]. Данная архитектура ДУ относится к числу достаточно широкополосных и весьма часто используется в ВЧ и СВЧ аналоговых устройствах, в интегральных стабилизаторах напряжения. Однако при низкоомных нагрузках (например, волновых сопротивлениях СВЧ линий связи R₀=50 Ом=R_н) ДУ имеют небольшие коэффициенты усиления по напряжению без обратной связи (К_у). При введении обратной связи невысокие значения К_у не позволяют получить в данной архитектуре заданный уровень петлевого усиления, определяющего погрешность устройства, величину его выходного сопротивления и другие параметры.

Наиболее близким по технической сущности к заявляемому устройству является ДУ (фиг.1), рассмотренный в патенте США № 6.114.904, fig.1. Он содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первое токовое зеркало 4, вход которого соединен с первым 2, а выход - со вторым 3 токовыми выходами входного дифференциального каскада 1, первый 5 выходной транзистор, база которого подключена ко второму 3 токовому выходу входного дифференциального каскада 1, а коллектор связан с шиной источника питания, токостабилизирующий двухполюсник 6, связанный с выходом 7 устройства.

Существенный недостаток известного устройства состоит в том, что при реализации нагрузки ДУ в виде низкоомного резистора (например, 5 Ом или 50 Ом) его коэффициент усиления получается небольшим.

Основная задача предлагаемого изобретения состоит в повышении на один-два порядка коэффициента усиления по напряжению ДУ при использовании сравнительно низкоомных двухполюсников нагрузки (например, R_н=R₀=5÷50 Ом).

Поставленная задача достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первое токовое зеркало 4, вход которого соединен с первым, 2, а выход - со вторым 3 токовыми выходами входного дифференциального каскада 1, первый 5 выходной транзистор, база которого подключена ко второму 3 токовому выходу входного дифференциального каскада 1, а коллектор связан с шиной источника питания, токостабилизирующий двухполюсник 6, связанный с выходом 7 устройства, предусмотрены новые элементы и связи: в схему введено второе 8 токовое зеркало, базовый вход которого соединен с эмиттером выходного транзистора 5, общий эмиттерный выход подключен к выходу устройства 7, а коллекторный выход связан с эмиттером дополнительного транзистора 9, причем база дополнительного транзистора 9 соединена с первым 2 токовым выходом входного дифференциального каскада 1, а коллектор соединен с шиной источника питания.

На фиг.1 приведена схема ДУ-прототипа.

На фиг.2 представлена схема заявляемого устройства, соответствующего п.1 формулы, изобретения, а на фиг.3 - его конкретное выполнение для случая, когда первое 4 и второе 8 токовые зеркала реализованы на р-n-р транзисторах (4) и n-р-n транзисторах (8), а входной дифференциальный каскад 1 содержит n-р-n транзисторы 10, 11 и источник тока 12. Схема фиг.3 соответствует п.2 формулы изобретения.

На фиг.4 приведена схема фиг.3 для случая, когда в схему введены традиционные элементы отрицательной обратной связи (17, 18). Чертеж фиг.4 используется для расчета максимальных амплитуд выходного напряжения заявляемого устройства, включенного в режиме инвертора входного сигнала.

На фиг.5 приведена схема, соответствующая п.3 формулы изобретения, для случая, когда в схему введены элементы отрицательной обратной связи 17, 18, т.е. когда заявляемое устройство включено в режиме инвертирующего усилителя.

На фиг.6 представлен заявляемый ДУ, соответствующий п.4 формулы изобретения.

На фиг.7 приведена схема заявляемого ДУ в соответствии с п.5 формулы изобретения.

На фиг.8 показана схема ДУ-прототипа фиг.1, а на фиг.9 - схема заявляемого ДУ в среде компьютерного моделирования Pspice на моделях интегральных транзисторов ФГУП НПП «Пульсар». На фиг.10 показана зависимость коэффициента усиления по напряжению сравниваемых схем (фиг.8, фиг.9) от частоты. Данные графики показывают, что, заявляемый ДУ, несмотря на применение низкоомной нагрузки (R _н=50 Ом), имеет коэффициент усиления по напряжению на 40,0 дБ лучше в сравнении с К_у известного устройства. Это важное достоинство предлагаемого ДУ.

На фиг.11 показана схема ДУ-прототипа фиг.1, а на фиг.12 - схема заявляемого ДУ в среде компьютерного моделирования Pspice на моделях интегральных транзисторов ФГУП НПП «Пульсар» для случая, когда в качестве токового зеркала используется простейший каскад на транзисторах VT7, VT8. На фиг.13 показана зависимость коэффициента усиления но напряжению сравниваемых схем (фиг.11, фиг.12) от частоты. Данные графики показывают, что заявляемый ДУ имеет коэффициент усиления по напряжению на 20,0 дБ лучше в сравнении с К_у известного устройства.

Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первое токовое зеркало 4, вход которого соединен с первым 2, а выход - со вторым 3 токовыми выходами входного дифференциального каскада 1, первый 5 выходной транзистор, база которого подключена ко второму 3 токовому выходу входного дифференциального каскада 1, а коллектор связан с шиной источника питания, токостабилизирующий двухполюсник 6, связанный с выходом 7 устройства. В схему введено второе 8 токовое зеркало, базовый вход которого соединен с эмиттером выходного транзистора 5, общий эмиттерный выход подключен к выходу устройства 7, а коллекторный выход связан с эмиттером дополнительного транзистора 9, причем база дополнительного транзистора 9 соединена с первым 2 токовым выходом входного дифференциального каскада 1, а коллектор соединен с шиной источника питания.

На фиг.3 типы проводимости транзисторов первого 4 токового зеркала противоположны типам проводимости транзисторов входного дифференциального каскада 1 и второго 8 токового зеркала. Кроме этого входной дифференциальный каскад 1 выполнен на n-р-n транзисторах 10 и 11 и источнике тока 12, а первое токовое зеркало 4 содержит р-n-р транзисторы 13 и 14, второе токовое зеркало 8 включает транзисторы 15 и 16.

На фиг.4 показана схема ДУ фиг.3 для случая, когда в цепь отрицательной обратной связи введены резисторы 17 и 18. Это типичное включение дифференциального усилителя в схеме инвертора входного сигнала u_вх. Данная схема используется для расчета максимальных амплитуд выходного напряжения ДУ.

На фиг.5 базовый вход второго 8 токового зеркала соединен с эмиттером первого выходного транзистора 5 через цепь согласования статических потенциалов 19.

На фиг.6, в соответствии с п.4 формулы изобретения, первое 4 токовое зеркало содержит первый 20 и второй 21 р-n-р транзисторы с объединенными базами, третий 22 n-p-n транзистор и р-n переход 23, эмиттеры первого 20 и второго 21 р-n-р транзисторов соединены с шиной источника питания, коллектор третьего 22 n-p-n транзистора соединен с коллектором первого 20 и базой второго 21 р-n-р транзисторов, база третьего 22 n-p-n транзистора соединена с коллектором второго 21 р-n-р транзистора и первым выводом р-n перехода 23, причем эмиттер третьего 22 n-p-n транзистора является входом первого 4 токового зеркала, а второй вывод р-n перехода 23 - выходом первого 4 токового зеркала.

На фиг.7, в соответствии с п.5 формулы изобретения, первое 4 токовое зеркало содержит четвертый 24 и пятый 25 р-n-р транзисторы с объединенными базами, шестой 26 n-p-n транзистор и дополнительный р-n переход 27, эмиттеры четвертого 24 и пятого 25 р-n-р транзисторов соединены с шиной источника питания, коллектор шестого 26 n-p-n транзистора соединен с базами четвертого 24 и пятого 25 р-n-р транзисторов, база шестого 26 n-p-n транзистора соединена с коллектором пятого 25 р-n-р транзистора и первым выводом дополнительного р-n перехода 27, причем эмиттер шестого 26 n-p-n транзистора соединен с коллектором четвертого 24 р-n-р транзистора и является входом первого 4 токового зеркала, а второй вывод дополнительного р-n перехода 27 - выходом первого 4 токового зеркала.

Рассмотрим работу ДУ фиг.3.

Статический режим транзисторов 10 и 11, 13 и 14 ДУ фиг.3 устанавливается двухполюсником 12

I₁₂ - статический ток двухполюсника 12,

I_эi - эмиттерный ток 1-го транзистора.

Если на вход Bx.⁽⁺⁾1 подается положительное напряжение u_вх, то это вызывает увеличение напряжения в узле 3 (u₃), а также напряжения на выходе 7 и, как следствие, напряжения на нагрузке R_н:

где i_н - ток в нагрузке R _н.

При этом ток в нагрузке R_н увеличивается за счет изменения токов эмиттеров транзисторов 5 и 9

Как следствие, токи базы транзисторов 5 и 9

где ₅, ₉ - коэффициенты усиления по току базы транзисторов 5 и 9.

Приращение тока базы транзистора 9 i _б.9 передается на вход первого 4 токового зеркала, выходной ток которого равен входному току i_пт=_i.9 , так как его коэффициент передачи по току К_i4=1. Поэтому в узле 3 происходит взаимная компенсация двух близких по величине токов i_пт=i_б.9 и тока i _б.5. Как следствие, эквивалентное сопротивление нагрузки r_н.экв, приведенное к узлу 3, повышается, а общее сопротивление в узле 3, определяющее К_у дифференциального усилителя, определяется формулой

где

- эквивалентное сопротивление низкоомной нагрузки R_н, приведенное к базовой цепи транзистора 5,

R_вых.4 - выходное сопротивление токового зеркала 4 (R_вых.4>>r_н.экв ),

R_вых.3-1>>r_н.экв выходное сопротивление входного дифференциального каскада 1 относительно второго 3 токового выхода,

К _i4=1 - коэффициент усиления по току токового зеркала 4.

Для ДУ-прототипа r*_{н.экв 5}R_н<<r_н.экв и, следовательно, его коэффициент усиления по напряжению К*_y<<К _y, где

- эквивалентное сопротивление в узле 3 ДУ-прототипа.

Таким образом, выигрыш по коэффициенту усиления, который дает предлагаемое техническое решение при ₉= ₅; К_i4=1, R_вых.4>>r _н.экв,

Предельные значения N_R (9) зависят от соотношений R_вых.4, R_вых.3.1 и r _н.экв. Для получения наибольшего выигрыша по К_у необходимо использовать в качестве первого 4 токового зеркала схемы токовых зеркал Вильсона, которые обеспечивают высокие выходные сопротивления, а в качестве входного дифференциального каскада 1 - каскодные ДУ, имеющие высокие значения R_вых.3.1 .

Применение предлагаемого технического решения позволяет повысить эффективность использования напряжения источника питания . Действительно, в схеме фиг.4 максимальные значения амплитуд положительного и отрицательного выходных напряжений определяются формулами

где U_вх.8 - статическое напряжение на токовом зеркале 8 (фиг.4).

Для получения равенства необходимо, чтобы

Таким образом

Если (для техпроцесса с технологическими нормами 130 нм),то

Для случая, когда и для других значений и необходимо ввести цепь согласования статических потенциалов 19 (фиг.5).

При введении этой цепи максимальные амплитуды выходного напряжения ДУ (фиг.5) можно выбрать за счет выбора напряжения U₁₉:

где U₁₉ - падение напряжения на цепи согласования статических потенциалов.

Приведенный выше анализ показывает, что применение предлагаемого технического решения для повышения К_у не сказывается на максимальных амплитудах выходного напряжения ДУ , которые определяются такими же формулами, что и в ДУ-прототипе.

Анализ фиг.9 и фиг.12 показывает, что предлагаемый ДУ имеет при R_н=50 Ом более чем в 50-80 раз лучшее усиление (например, при использовании токовых зеркал Вильсона), чем ДУ-прототип. Еще больший выигрыш по К_у обеспечивается при R_н=4 Ом, например, в схемах компенсационного стабилизатора напряжения, реализованного на базе ДУ фиг.3 при подаче на его вход Вх.1⁽⁺⁾ опорного напряжения.

Таким образом, заявляемое техническое решение обеспечивает не только повышенный К_у, но и создает условия, когда дополнительные элементы, вводимые для повышения К_у, не ухудшают эффективность использования источников питания.

Максимальный рабочий ток в нагрузке R_н заявляемого устройства I _н.max может быть в два раза больше, чем у ДУ-прототипа. Это связано с тем, что ток в R_н создается двумя транзисторами 5 и 8:

где I_э.max.5, I_э.max.8 - предельные значения эмиттерного (коллекторного) тока транзисторов 5 и 8, зависящие от их конструктивных особенностей и тепловых эффектов.

Таким образом, предлагаемое техническое решение имеет ряд существенных преимуществ.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент DE 2950824.

2. Патент US 4.223.276 fig.1.

3. Патент US 4.144.259 fig.1, fig.5.

4. Патент US 5.365.191 fig.9.

5. Патент US 4.191.856 fig.2.

6. Патент US 6.870.426 fig.5.

7. Патент US 4.367.419 fig.5.

8. Патент US 5.148.121 fig.1.

9. Патент US 4.205.276 fig.3.

10. Патент US 4.757.275.

11. Патент US 6.114.904 fig.1.

12. Патент US 5.144.169 fig.3.

13. Патентная заявка US 2002/0097093 fig.7.

14. Патент JP 56094810.

15. Патент JP 51-5545, кл. 98(5) А7, 1976.

16. Патент US 4.667.146 fig.1.