драйвер дифференциальной линии связи

Формула изобретения

Драйвер дифференциальной линии связи, содержащий первый (1) и второй (2) противофазные источники сигнала, подключенные к базам первого (3) и второго (4) входных транзисторов, первый (5) и второй (6) выходные транзисторы, эмиттеры которых соединены с соответствующими эмиттерами первого (3) и второго (4) входных транзисторов и связаны с первым (7) источником питания через соответствующие первый (8) и второй (9) токостабилизирующие двухполюсники, третий (10) и четвертый (11) выходные транзисторы, эмиттеры которых связаны с первым (7) источником питания через соответствующие третий (12) и четвертый (13) токостабилизирующие двухполюсники, а также соответствующими базами первого (5) и второго (6) выходных транзисторов, цепь нагрузки (14), включенную между эмиттерами третьего (10) и четвертого (11) выходных транзисторов, первый источник опорного тока (15), первый вывод которого соединен с базой третьего (10) выходного транзистора и коллектором первого (5) выходного транзистора, а второй подключен ко второму (16) источнику питания, второй источник опорного тока (17), первый вывод которого соединен с базой четвертого (11) выходного транзистора и коллектором второго (6) выходного транзистора, а второй подключен ко второму (16) источнику питания, причем коллекторы первого (3) и второго (4) входных транзисторов связаны с источником коллекторного питания, отличающийся тем, что в схему введены первый (18) и второй (19) вспомогательные транзисторы, первый источник опорного тока (15) выполнен на основе первого (20) дополнительного транзистора, коллектор которого соединен с коллектором первого (5) выходного транзистора и базой третьего (10) выходного транзистора, эмиттер через первый (21) вспомогательный резистор соединен со вторым (16) источником питания, а база подключена к источнику напряжения смещения (22), второй источник опорного тока (17) выполнен на основе второго дополнительного транзистора (23), коллектор которого соединен с коллектором второго (6) выходного транзистора и базой четвертого (11) выходного транзистора, эмиттер через второй (24) вспомогательный резистор соединен со вторым (16) источником питания, а база подключена к источнику напряжения смещения (22), причем база первого (18) вспомогательного транзистора соединена с эмиттером второго (23) дополнительного транзистора, эмиттер первого (18) вспомогательного транзистора подключен к коллектору третьего (10) выходного транзистора, коллекторы первого (18) и второго (19) вспомогательных транзисторов подключены ко второму (16) источнику питания, база второго (19) вспомогательного транзистора соединена с эмиттером первого (20) дополнительного транзистора, а эмиттер второго (19) вспомогательного транзистора подключен к коллектору четвертого (11) выходного транзистора.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых дифференциальных сигналов, в структуре «систем на кристалле» и «систем в корпусе» различного функционального назначения (например, драйверов компьютерных линий связи).

Известны схемы драйверов дифференциальных линий связи (ДДЛ), построенные на основе операционных усилителей с отрицательной обратной связью, которые стали основой многих серийных микросхем первого и второго поколений [1-6].

В последние годы ДДЛ данного класса стали более активно применяться в структуре СВЧ-устройств [1-6], реализованных на базе SiGe-технологий. В значительной степени этому способствует простота установления статического режима ДДЛ при низковольтном питании (1,2-2,1) В, которое характерно для SiGe транзисторов с предельными частотами 100-200 ГГц.

Ближайшим прототипом (фиг.1) заявляемого устройства является драйвер дифференциальной линии связи, описанный в патенте США № 4.691.174 fig.1, содержащий первый 1 и второй 2 противофазные источники сигнала, подключенные к базам первого 3 и второго 4 входных транзисторов, первый 5 и второй 6 выходные транзисторы, эмиттеры которых соединены с соответствующими эмиттерами первого 3 и второго 4 входных транзисторов и связаны с первым 7 источником питания через соответствующие первый 8 и второй 9 токостабилизирующие двухполюсники, третий 10 и четвертый 11 выходные транзисторы, эмиттеры которых связаны с первым 7 источником питания через соответствующие третий 12 и четвертый 13 токостабилизирующие двухполюсники, а также соответствующими базами первого 5 и второго 6 выходных транзисторов, цепь нагрузки 14, включенную между эмиттерами третьего 10 и четвертого 11 выходных транзисторов, первый источник опорного тока 15, первый вывод которого соединен с базой третьего 10 выходного транзистора и коллектором первого 5 выходного транзистора, а второй - подключен ко второму 16 источнику питания, второй источник опорного тока 17, первый вывод которого соединен с базой четвертого 11 выходного транзистора и коллектором второго 6 выходного транзистора, а второй - подключен ко второму 16 источнику питания, причем коллекторы первого 3 и второго 4 входных транзисторов связаны с источником коллекторного питания.

Существенный недостаток известного ДДЛ состоит в том, что он имеет для каждого из каналов с отрицательной обратной связью сравнительно небольшой коэффициент петлевого усиления по напряжению при низкоомной нагрузке (например, R_н=50 Ом). Это отрицательно сказывается на погрешности преобразования входных напряжений в выходные напряжения ДДЛ.

Основная задача предлагаемого изобретения состоит в повышении точности преобразования входных сигналов в выходное напряжение при низкоомной нагрузке без ухудшения энергетических параметров в статическом режиме, расширении диапазона рабочих частот.

Поставленная задача достигается тем, что в драйвере дифференциальной линии связи фиг.1, содержащем первый 1 и второй 2 противофазные источники сигнала, подключенные к базам первого 3 и второго 4 входных транзисторов, первый 5 и второй 6 выходные транзисторы, эмиттеры которых соединены с соответствующими эмиттерами первого 3 и второго 4 входных транзисторов и связаны с первым 7 источником питания через соответствующие первый 8 и второй 9 токостабилизирующие двухполюсники, третий 10 и четвертый 11 выходные транзисторы, эмиттеры которых связаны с первым 7 источником питания через соответствующие третий 12 и четвертый 13 токостабилизирующие двухполюсники, а также соответствующими базами первого 5 и второго 6 выходных транзисторов, цепь нагрузки 14, включенную между эмиттерами третьего 10 и четвертого 11 выходных транзисторов, первый источник опорного тока 15, первый вывод которого соединен с базой третьего 10 выходного транзистора и коллектором первого 5 выходного транзистора, а второй - подключен ко второму 16 источнику питания, второй источник опорного тока 17, первый вывод которого соединен с базой четвертого 11 выходного транзистора и коллектором второго 6 выходного транзистора, а второй - подключен ко второму 16 источнику питания, причем коллекторы первого 3 и второго 4 входных транзисторов связаны с источником коллекторного питания, предусмотрены новые элементы и связи - в схему введены первый 18 и второй 19 вспомогательные транзисторы, первый источник опорного тока 15 выполнен на основе первого 20 дополнительного транзистора, коллектор которого соединен с коллектором первого 5 выходного транзистора и базой третьего 10 выходного транзистора, эмиттер через первый 21 вспомогательный резистор соединен со вторым 16 источником питания, а база подключена к источнику напряжения смещения 22, второй источник опорного тока 17 выполнен на основе второго дополнительного транзистора 23, коллектор которого соединен с коллектором второго 6 выходного транзистора и базой четвертого 11 выходного транзистора, эмиттер через второй 24 вспомогательный резистор соединен со вторым 16 источником питания, а база подключена к источнику напряжения смещения 22, причем база первого 18 вспомогательного транзистора соединена с эмиттером второго 23 дополнительного транзистора, эмиттер первого 18 вспомогательного транзистора подключен к коллектору третьего 10 выходного транзистора, коллекторы первого 18 и второго 19 вспомогательных транзисторов подключены ко второму 16 источнику питания, база второго 19 вспомогательного транзистора соединена с эмиттером первого 20 дополнительного транзистора, а эмиттер второго 19 вспомогательного транзистора подключен к коллектору четвертого 11 выходного транзистора.

Схема заявляемого устройства, соответствующего формуле изобретения, показана на фиг.2.

На фиг.3-фиг.4 показаны схемы ДУ-прототипа (фиг.3) и заявляемого ДУ (фиг.4) в среде компьютерного моделирования Cadence, a на фиг.5 - зависимость коэффициента передачи K _u сравниваемых схем (фиг.3, фиг.4) от частоты.

Графики фиг.5 показывают, что предлагаемое устройство характеризуется меньшей погрешностью усиления дифференциальных сигналов и большей верхней граничной частотой (24 ГТц). Это важное достоинство предлагаемого ДДЛ при его реализации в рамках SiGe технологического процесса.

Драйвер дифференциальной линии связи фиг.2 содержит первый 1 и второй 2 противофазные источники сигнала, подключенные к базам первого 3 и второго 4 входных транзисторов, первый 5 и второй 6 выходные транзисторы, эмиттеры которых соединены с соответствующими эмиттерами первого 3 и второго 4 входных транзисторов и связаны с первым 7 источником питания через соответствующие первый 8 и второй 9 токостабилизирующие двухполюсники, третий 10 и четвертый 11 выходные транзисторы, эмиттеры которых связаны с первым 7 источником питания через соответствующие третий 12 и четвертый 13 токостабилизирующие двухполюсники, а также соответствующими базами первого 5 и второго 6 выходных транзисторов, цепь нагрузки 14, включенную между эмиттерами третьего 10 и четвертого 11 выходных транзисторов, первый источник опорного тока 15, первый вывод которого соединен с базой третьего 10 выходного транзистора и коллектором первого 5 выходного транзистора, а второй - подключен ко второму 16 источнику питания, второй источник опорного тока 17, первый вывод которого соединен с базой четвертого 11 выходного транзистора и коллектором второго 6 выходного транзистора, а второй - подключен ко второму 16 источнику питания, причем коллекторы первого 3 и второго 4 входных транзисторов связаны с источником коллекторного питания. В схему введены первый 18 и второй 19 вспомогательные транзисторы, первый источник опорного тока 15 выполнен на основе первого 20 дополнительного транзистора, коллектор которого соединен с коллектором первого 5 выходного транзистора и базой третьего 10 выходного транзистора, эмиттер через первый 21 вспомогательный резистор соединен со вторым 16 источником питания, а база подключена к источнику напряжения смещения 22, второй источник опорного тока 17 выполнен на основе второго дополнительного транзистора 23, коллектор которого соединен с коллектором второго 6 выходного транзистора и базой четвертого 11 выходного транзистора, эмиттер через второй 24 вспомогательный резистор соединен со вторым 16 источником питания, а база подключена к источнику напряжения смещения 22, причем база первого 18 вспомогательного транзистора соединена с эмиттером второго 23 дополнительного транзистора, эмиттер первого 18 вспомогательного транзистора подключен к коллектору третьего 10 выходного транзистора, коллекторы первого 18 и второго 19 вспомогательных транзисторов подключены ко второму 16 источнику питания, база второго 19 вспомогательного транзистора соединена с эмиттером первого 20 дополнительного транзистора, а эмиттер второго 19 вспомогательного транзистора подключен к коллектору четвертого 11 выходного транзистора.

Рассмотрим работу предлагаемого устройства фиг.2.

Коэффициенты передачи входных напряжений u_x и ДДЛ фиг.1-фиг.2 на выходы Вых.1 и Вых.2 определяются петлевым усилением T₁ (T₂) повторителей сигналов на основе транзисторов 3, 5 и 10 (4, 6, 11)

где T₁=K_y1K_y2 ,

K_y1 - коэффициент усиления дифференциального каскада на транзисторах 3 и 5;

- коэффициент усиления дифференциального каскада на транзисторах 4 и 6;

- коэффициенты усиления по напряжению эмиттерных повторителей на транзисторах 10 и 11 соответственно.

Причем

_{10 14} - коэффициенты усиления по току базы транзисторов 10 и 11;

R₁₄ - сопротивление дифференциальной нагрузки 14;

R_н.экв.А - эквивалентное сопротивление в узле «А»;

R_н.экв.B - эквивалентное сопротивление в узле «В».

Если принять, что _{10 14}=50, I₈=2 мА, a R_н=50 Ом, то из последних формул можно найти, что

При таком небольшом петлевом усилении коэффициент передачи по напряжению для каждого из выходов ДДЛ будет отличаться от единицы.

В заявляемом устройстве созданы условия, при которых R_н.экв.А и R_н.экв.B существенно повышаются за счет передачи приращений токов базы транзисторов 18 и 19, пропорциональных току в нагрузке 14, в узлы «А» и «В»

где , - эквивалентные сопротивления в узлах «А» и «В» схемы фиг.2.

В результате повышаются коэффициенты петлевого усиления T₁ и Т₂ (1), (2) и, как следствие, уменьшается погрешность передачи входных сигналов при низкоомной нагрузке, расширяется на 4 ГГц частотный диапазон устройства (фиг.5).

Таким образом, заявляемый ДДЛ без ухудшения токопотребления обеспечивает при низкоомной нагрузке более высокое качество преобразования входных сигналов.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 4.691.174, fig.1, fig.5.

2. Патент США № 4.667.146 fig.1.

3. Патент США № 4.528.515 fig.2.

4. Патент США № 4.475.087 fig.10.

5. Патент США № 4.536.717 fig.1.

6. Патент США № 4.714.896 fig.1.