дифференциальный операционный усилитель

Формула изобретения

1. Дифференциальный операционный усилитель, содержащий входной дифференциальный каскад с первым и вторым токовыми выходами, токовое зеркало, вход которого соединен с первым токовым выходом входного дифференциального каскада, буферный усилитель с входным транзистором, база которого подключена к его входу, первый вспомогательный транзистор, база которого связана с выходом токового зеркала, второй вспомогательный транзистор, первый токостабилизирующий двухполюсник, отличающийся тем, что коллектор первого вспомогательного транзистора соединен со входом токового зеркала, эмиттер связан с базой второго вспомогательного транзистора, коллектор второго вспомогательного транзистора соединен с выходом токового зеркала, а эмиттер соединен с первым токостабилизирующим двухполюсником и входным транзистором буферного усилителя, причем эмиттер входного транзистора буферного усилителя подключен ко второму дополнительному токостабилизирующему двухполюснику, а тип проводимости входного транзистора буферного усилителя совпадает с типом проводимости второго вспомогательного транзистора.

2. Дифференциальный операционный усилитель по п.1, отличающийся тем, что в схему введен транзистор терморадиационной компенсации, коллектор и база которого подключены к выходу токового зеркала.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных решающих усилителях с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов. На их основе выполняются IP-модули систем на кристалле, например различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ОУ.

Наиболее близким, по сущности, к заявляемому техническому решению является классическая схема ОУ фиг.1, представленная в патенте США № 4366442 fig.2, которая в различных модификациях присутствует также в большом числе других патентов и монографий [1-11].

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная задача предлагаемого изобретения состоит в уменьшении абсолютного значения U_см и его дрейфа при температурных и радиационных воздействиях.

Поставленная задача достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, буферный усилитель 5 с входным транзистором 6, база которого подключена к его входу, первый 7 вспомогательный транзистор, база которого связана с выходом токового зеркала 4, второй 8 вспомогательный транзистор, первый 9 токостабилизирующий двухполюсник, предусмотрены новые элементы и связи - коллектор первого 7 вспомогательного транзистора соединен со входом токового зеркала 4, эмиттер связан с базой второго 8 вспомогательного транзистора, коллектор второго 8 вспомогательного транзистора соединен с выходом токового зеркала 4, а эмиттер соединен с первым токостабилизирующим 9 двухполюсником и входным транзистором 6 буферного усилителя 5, причем эмиттер входного транзистора 6 буферного усилителя 5 подключен ко второму 10 дополнительному токостабилизирующему двухполюснику, а тип проводимости входного транзистора 6 буферного усилителя 5 совпадает с типом проводимости второго 8 вспомогательного транзистора.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 и фиг.4 показаны схемы дифференциального усилителя-прототипа (фиг.3) и заявляемого ОУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.5 приведены температурные зависимости напряжения смещения нуля схем фиг.3, фиг.4 при отсутствии в схеме фиг.4 транзистора терморадиационной компенсации 14.

На фиг.6 приведены температурные зависимости напряжения смещения нуля схем фиг.3 и фиг.4 с транзисторами терморадиационной компенсации 14 (фиг.2).

Дифференциальный операционный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, токовое зеркало 4, вход которого соединен с первым 2 токовым выходом входного дифференциального каскада 1, буферный усилитель 5 с входным транзистором 6, база которого подключена к его входу, первый 7 вспомогательный транзистор, база которого связана с выходом токового зеркала 4, второй 8 вспомогательный транзистор, первый 9 токостабилизирующий двухполюсник. Коллектор первого 7 вспомогательного транзистора соединен со входом токового зеркала 4, эмиттер связан с базой второго 8 вспомогательного транзистора, коллектор второго 8 вспомогательного транзистора соединен с выходом токового зеркала 4, а эмиттер соединен с первым токостабилизирующим 9 двухполюсником и входным транзистором 6 буферного усилителя 5, причем эмиттер входного транзистора 6 буферного усилителя 5 подключен ко второму 10 дополнительному токостабилизирующему двухполюснику, а тип проводимости входного транзистора 6 буферного усилителя 5 совпадает с типом проводимости второго 8 вспомогательного транзистора.

На фиг.2 буферный усилитель 5 содержит, кроме транзистора 6, двухполюсник 10, а входной дифференциальный каскада 1 реализован на транзисторах 11, 12 и двухполюснике 13.

Кроме этого на фиг.2, в соответствии с п.2 формулы изобретения, в схему введен транзистор терморадиационной компенсации 14, коллектор и база которого подключены к выходу токового зеркала 4.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2, т.е. зависящие от схемотехники ОУ.

Если ток двухполюсника 13 равен величине 2I ₀, а токи двухполюсников 9 и 10 равны I₀ (I ₉=I₀=I₁₀), то токи эмиттеров и коллекторов транзисторов схемы

где I_б.i=I_э.i/ _i - ток базы i-го n-p-n (I_б.р) транзистора схемы при эмиттерном токе I_э.i=I₀;

_i - коэффициент усиления по току базы i-го транзистора.

Поэтому входной (I_вх.4) и выходной (I _вых.4) токи токового зеркала 4

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_б.6=I_б.р - ток базы входного транзистора 6 буферного усилителя 5.

Подставляя (1)÷(6) в (7) находим, что разностный ток, определяющий U_см, равен нулю

Как следствие, при I_р=0 не требуется смещения нуля ОУ фиг.2 на величину U_см , подача которого на его входы Вх.^(-)1, Вх.⁽⁺⁾ 2 компенсирует разностный ток I_р в узле «А».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см , зависящее от крутизны преобразования входного дифференциального напряжения u_вх ОУ в выходной ток узла «А»

где r_э12=r_э11 - сопротивления эмиттерных переходов входных транзисторов 12 и 11 дифференциального каскада 1.

Поэтому для схем фиг.1 и 2

где _т=26 мВ - температурный потенциал.

В ОУ-прототипе I_p 0, поэтому здесь систематическая составляющая U_см получается как минимум на порядок больше (U_см=-2,5 мВ), чем в заявляемой схеме (U_см=20,0 мкВ).

Для минимизации U_см при повышенных температурах (t°>80°C) в схеме фиг.2 предусмотрен транзистор 14, который находится в закрытом состоянии. Однако ток через его p-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток через p-n переход на подложку транзистора 7. Это уменьшает производную dU_см/dT при t°>80°C.

Компьютерное моделирование схем фиг.3, фиг.4 подтверждает (фиг.5, фиг.6) данные теоретические выводы.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Источники информации

1. Патент США № 4415868 fig.3.

2. Патент ФРГ № 2928841, fig.3.

3. Патент JP № 54-34589, кл. 9815/А014.

4. Патент JP № 154-1022, кл. Н03F 3/45.

5. Патент JP № 54-102949, кл. 9815/А21.

6. Патент США № 4366442, fig.2.

7. Патент США № 6426678.

8. Патентная заявка 2007/0152753, fig.5c.

9. Патент США № 6531920, fig.4.

10. Патент США № 4262261.

11. Ежков Ю.А. Справочник по схемотехнике усилителей. - 2-е изд., перераб. - М.: ИП РадиоСофт, 2002. - 272 с. - Рис.9.3 (стр.235).