комплементарный дифференциальный усилитель
Классы МПК: | H03F3/45 дифференциальные усилители |
Автор(ы): | Прокопенко Николай Николаевич (RU), Конев Даниил Николаевич (RU), Будяков Петр Сергеевич (RU) |
Патентообладатель(и): | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") (RU) |
Приоритеты: |
подача заявки:
2009-08-26 публикация патента:
20.02.2011 |
Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля). Технический результат: уменьшение Uсм и его дрейфа. Комплементарный дифференциальный усилитель, содержащий входной каскад (1) с первым (2) и вторым (3) противофазными токовыми выходами, согласованными с первой 4 шиной источника питания, а также с третьим (5) и четвертым (6) противофазными токовыми выходами, согласованными со второй (7) шиной источника питания, первый (8) и второй (9) выходные транзисторы с объединенными базами, эмиттеры которых через первый (10) и второй (11) токостабилизирующие двухполюсники связаны с первой 4 шиной источника питания, третий (12) и четвертый (13) выходные транзисторы с объединенными базами, эмиттеры которых через третий (14) и четвертый (15) токостабилизирующие двухполюсники связаны со второй (7) шиной источника питания, первое токовое зеркало (16), вход которого соединен с коллектором первого (8) выходного транзистора, а выход подключен к коллектору второго (9) выходного транзистора и входу буферного усилителя (17) на n-p-n и р-n-р входных транзисторах, второе токовое зеркало (18), вход которого соединен с коллектором четвертого (13) выходного транзистора, а выход подключен к коллектору третьего (12) выходного транзистора и входу буферного усилителя (17) на n-p-n и p-n-р входных транзисторах. Объединенные базы первого (8) и второго (9) выходных транзисторов связаны со входом второго (18) токового зеркала, а объединенные базы третьего (12) и четвертого (13) выходных транзисторов связаны со входом первого (16) токового зеркала, 1 з.п. ф-лы, 6 ил.
Формула изобретения
1. Комплементарный дифференциальный усилитель, содержащий входной каскад (1) с первым (2) и вторым (3) противофазными токовыми выходами, согласованными с первой (4) шиной источника питания, а также с третьим (5) и четвертым (6) противофазными токовыми выходами, согласованными со второй (7) шиной источника питания, первый (8) и второй (9) выходные транзисторы с объединенными базами, эмиттеры которых через первый (10) и второй (11) токостабилизирующие двухполюсники связаны с первой (4) шиной источника питания, третий (12) и четвертый (13) выходные транзисторы с объединенными базами, эмиттеры которых через третий (14) и четвертый (15) токостабилизирующие двухполюсники связаны со второй (7) шиной источника питания, первое токовое зеркало (16), вход которого соединен с коллектором первого (8) выходного транзистора, а выход подключен к коллектору второго (9) выходного транзистора и входу буферного усилителя (17) на n-р-n и p-n-р входных транзисторах, второе токовое зеркало (18), вход которого соединен с коллектором четвертого (13) выходного транзистора, а выход подключен к коллектору третьего (12) выходного транзистора и входу буферного усилителя (17) на n-p-n и р-n-р входных транзисторах, отличающийся тем, что объединенные базы первого (8) и второго (9) выходных транзисторов связаны со входом второго (18) токового зеркала, а объединенные базы третьего (12) и четвертого (13) выходных транзисторов связаны со входом первого (16) токового зеркала.
2. Устройство по п.1, отличающееся тем, что базы первого (8) и второго (9) выходных транзисторов связаны со входом второго (18) токового зеркала через первую (19) цепь согласования потенциалов, а базы третьего (12) и четвертого (13) выходных транзисторов связаны со входом первого (16) токового зеркала через вторую (20) цепь согласования потенциалов.
Описание изобретения к патенту
Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).
В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенными различными параметрами. Особое место занимают ДУ на базе «перегнутых» каскодов [1-10], получившие широкое применение в микроэлектронных изделиях. Предлагаемое изобретение относится к данному типу устройств.
Наиболее близким по технической сущности к заявляемому устройству является схема (фиг.1), представленная в патенте РФ № 2255416.
Существенный недостаток известного ДУ (фиг.1) состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля Uсм.
Основная задача предлагаемого изобретения состоит в уменьшении Uсм и его дрейфа.
Поставленная задача достигается тем, что в комплементарном дифференциальном усилителе фиг.1, содержащем входной каскад 1 с первым 2 и вторым 3 противофазными токовыми выходами, согласованными с первой 4 шиной источника питания, а также с третьим 5 и четвертым 6 противофазными токовыми выходами, согласованными со второй 7 шиной источника питания, первый 8 и второй 9 выходные транзисторы с объединенными базами, эмиттеры которых через первый 10 и второй 11 токостабилизирующие двухполюсники связаны с первой 4 шиной источника питания, третий 12 и четвертый 13 выходные транзисторы с объединенными базами, эмиттеры которых через третий 14 и четвертый 15 токостабилизирующие двухполюсники связаны со второй 7 шиной источника питания, первое токовое зеркало 16, вход которого соединен с коллектором первого 8 выходного транзистора, а выход подключен к коллектору второго 9 выходного транзистора и входу буферного усилителя 17 на n-p-n и p-n-p входных транзисторах, второе токовое зеркало 18, вход которого соединен с коллектором четвертого 13 выходного транзистора, а выход подключен к коллектору третьего 12 выходного транзистора и входу буферного усилителя 17 на n-p-n и p-n-р входных транзисторах, предусмотрены новые элементы и связи - объединенные базы первого 8 и второго 9 выходных транзисторов связаны со входом второго 18 токового зеркала, а объединенные базы третьего 12 и четвертого 13 выходных транзисторов соединены со входом первого 16 токового зеркала.
Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.
На фиг.3 показана схема ДУ с выполнением транзисторов 8 и 9, 12 и 13 по схеме с перекрестными связями.
На фиг.4 и фиг.5 показаны схемы дифференциального усилителя-прототипа (фиг.4) и заявляемого ДУ (фиг.5) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».
На фиг.6 показаны результаты компьютерного моделирования схем фиг.4, фиг.5 - зависимость напряжения смещения нуля UCM от температуры.
Комплементарный дифференциальный усилитель (фиг.2) содержит входной каскад 1 с первым 2 и вторым 3 противофазными токовыми выходами согласованными с первой 4 шиной источника питания, а также с третьим 5 и четвертым 6 противофазными токовыми выходами, согласованными со второй 7 шиной источника питания, первый 8 и второй 9 выходные транзисторы с объединенными базами, эмиттеры которых через первый 10 и второй 11 токостабилизирующие двухполюсники связаны с первой 4 шиной источника питания, третий 12 и четвертый 13 выходные транзисторы с объединенными базами, эмиттеры которых через третий 14 и четвертый 15 токостабилизирующие двухполюсники связаны со второй 7 шиной источника питания, первое токовое зеркало 16, вход которого соединен с коллектором первого 8 выходного транзистора, а выход подключен к коллектору второго 9 выходного транзистора и входу буферного усилителя 17 на n-p-n и p-n-р входных транзисторах, второе токовое зеркало 18, вход которого соединен с коллектором четвертого 13 выходного транзистора, а выход подключен к коллектору третьего 12 выходного транзистора и входу буферного усилителя 17 на n-p-n и р-n-р входных транзисторах. В качестве буферного усилителя (БУ) 17 используется классическая схема БУ, представленная в ОУ-прототипе. Объединенные базы первого 8 и второго 9 выходных транзисторов связаны со входом второго 18 токового зеркала, а объединенные базы третьего 12 и четвертого 13 выходных транзисторов связаны со входом первого 16 токового зеркала.
Кроме этого, на чертеже фиг.2, в соответствии с п.2 формулы изобретения, базы первого 8 и второго 9 выходных транзисторов связаны со входом второго 18 токового зеркала через первую 19 цепь согласования потенциалов, а базы третьего 12 и четвертого 13 выходных транзисторов связаны со входом первого 16 токового зеркала через вторую 20 цепь согласования потенциалов.
Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля Uсм в схеме фиг.2.
Если токи двухполюсников 10, 11, 14, 15, 23 и 24 равны величине 210, то токи эмиттеров и коллекторов транзисторов схемы:
где Iб.i=Iэ.i/ i - ток базы i-го n-p-n (Iб.p) или p-n-р (Iб.n) при эмиттерном токе Iэ.i=I 0;
i - коэффициент усиления по току базы i-го транзистора.
Поэтому входные (Iвх.16, Iвх.18 ) и выходные (Iвых.18, Iвых.16) токи токовых зеркал 16 и 18
Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину
где IБУ=2Iб.n -2Iб.p - ток базы n-p-n и p-n-р входных транзисторов буферного усилителя 17.
Подставляя (1)÷(6) в (7) находим разностный ток, определяющий Uсм ДУ:
Как следствие, при Iр=0 не требуется смещения нуля ДУ (фиг.2) на величину Uсм , подача которого на его входы Вх.(+)1, Вх.(-) 2 компенсирует разностный ток Ip в узле «А».
Таким образом, в заявляемом устройстве уменьшается систематическая составляющая Uсм, обусловленная конечной величиной транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает Uсм, так как разностный ток Ip в узле «А» создает Uсм , зависящее от крутизны преобразования входного дифференциального напряжения uвх ДУ в выходной ток узла «А»:
где rэ21=rэ22 =rэ25=rэ26 - сопротивления эмиттерных переходов входных транзисторов 21, 22 и 25, 26 дифференциального каскада 1.
Поэтому для схем фиг.1-2
где т=26 мВ - температурный потенциал.
В ДУ-прототипе Ip 0, поэтому здесь систематическая составляющая Uсм получается как минимум на порядок больше (Uсм=160 мкВ), чем в заявляемой схеме (Uсм=-7,4 мкВ).
Перекрестные связи в коллекторных цепях транзисторов 8, 9, 12, 13 (фиг.3) способствуют стабилизации общего статического режима схем при больших амплитудах входного сигнала ОУ.
Компьютерное моделирование схем фиг.4-5 подтверждает данные теоретические выводы (фиг.6).
Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.
Библиографический список
1. Патент США № 6114234.
2. Патент США № 5091701, fig.1.
3. Патент США № 5140280.
4. Патент США № 5786729.
5. Патент США № 6448853.
6. Патент США № 4390850.
7. Патент США № 5327100, fig.2.
8. Патент США № 64383382, fig.2, fig.1.
9. Патент США № 5374897.
10. Патент США № 6529076.
11. Патент США № 5627495, fig.2.
Класс H03F3/45 дифференциальные усилители
избирательный усилитель с расширенным частотным диапазоном - патент 2525744 (20.08.2014) | |
мультидифференциальный операционный усилитель - патент 2523124 (20.07.2014) | |
управляемый избирательный усилитель - патент 2520418 (27.06.2014) | |
составной транзистор - патент 2519563 (10.06.2014) | |
избирательный усилитель - патент 2519558 (10.06.2014) | |
избирательный усилитель - патент 2519446 (10.06.2014) | |
гибридный дифференциальный усилитель - патент 2519373 (10.06.2014) | |
управляемый избирательный усилитель - патент 2519035 (10.06.2014) | |
инструментальный усилитель - патент 2519032 (10.06.2014) | |
дифференциальный операционный усилитель с пассивным параллельным каналом - патент 2517699 (27.05.2014) |