дифференциальный усилитель с повышенным коэффициентом усиления

Формула изобретения

1. Дифференциальный усилитель с повышенным коэффициентом усиления, содержащий входной дифференциальный каскад с первым и вторым токовыми выходами, выходной транзистор, база которого подключена к первому токовому выходу входного дифференциального каскада и через первый двухполюсник нагрузки связана с первой шиной источника питания, второй двухполюсник нагрузки, связанный с эмиттером выходного транзистора и выходом устройства, отличающийся тем, что в схему введены первый, второй и третий дополнительные транзисторы, базы первого и второго дополнительных транзисторов объединены и через первую цепь согласования потенциалов соединены с эмиттером третьего дополнительного транзистора, коллектор которого подключен к первой шине источника питания, эмиттеры первого и второго дополнительных транзисторов объединены и через вторую цепь согласования потенциалов подключены ко второй шине источника питания, коллектор первого дополнительного транзистора соединен с первым токовым выходом входного дифференциального каскада, коллектор второго дополнительного транзистора подключен к эмиттеру выходного транзистора, а коллектор выходного транзистора связан с базой третьего дополнительного транзистора и соединен с первой шиной источника питания через токостабилизирующий двухполюсник.

2. Дифференциальный усилитель с повышенным коэффициентом усиления по п.1, отличающийся тем, что сопротивления первого R₅ и второго R₇ двухполюсников нагрузки выбираются на основе соотношения R ₅ R₇.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, SiGe-операционных усилителях (ОУ), компараторах).

В современной аналоговой микроэлектронике широко применяются дифференциальные усилители (ДУ) с активными нагрузками в виде токовых зеркал на биполярных транзисторах, тип проводимости которых противоположен типу проводимости входных транзисторов ДУ. Однако SiGe технический процесс SGB25VD, внедряемый в настоящее время в ряде российских предприятий для производства РЭА нового поколения, не обеспечивает возможности построения схем с p-n-p транзисторами. Это не позволяет применять традиционные активные нагрузки в ОУ СВЧ-диапазона. Как следствие, в качестве элементов коллекторной цепи входного каскада ОУ весьма часто разрешается использовать только пассивные элементы - резисторы [1-15]. В конечном итоге это требование ограничивает коэффициент усиления по напряжению (К_у) входного дифференциального каскада ОУ и всей схемы ОУ в целом.

Наиболее близким по технической сущности к заявляемому устройству является ДУ (фиг.1), рассмотренный в патенте США № 4.365.207 fig. 2 фирмы Hitschi. Он содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, выходной транзистор 4, база которого подключена к первому 2 токовому выходу входного дифференциального каскада 1 и через первый двухполюсник нагрузки 5 связана с первой 6 шиной источника питания, второй 7 двухполюсник нагрузки, связанный с эмиттером выходного транзистора 4 и выходом устройства 8.

Существенный недостаток известного ДУ состоит в том, что при реализации двухполюсника нагрузки 5 в виде низкоомного резистора (500-1000 Ом) его коэффициент усиления получается небольшим.

Основная задача предлагаемого изобретения состоит в повышении в 8-10 раз коэффициента усиления по напряжению при использовании сравнительно низкоомного первого двухполюсника нагрузки (например, R₅=1÷2 кОм).

Поставленная задача достигается тем, что в дифференциальном усилителе (фиг.1), содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, выходной транзистор 4, база которого подключена к первому 2 токовому выходу входного дифференциального каскада 1 и через первый двухполюсник нагрузки 5 связана с первой 6 шиной источника питания, второй 7 двухполюсник нагрузки, связанный с эмиттером выходного транзистора 4 и выходом устройства 8, предусмотрены новые элементы и связи - в схему введены первый 9, второй 10 и третий 11 дополнительные транзисторы, базы первого 9 и второго 10 дополнительных транзисторов объединены и через первую 12 цепь согласования потенциалов соединены с эмиттером третьего 11 дополнительного транзистора, коллектор которого подключен к первой 6 шине источника питания, эмиттеры первого 9 и второго 10 дополнительных транзисторов объединены и через вторую 13 цепь согласования потенциалов подключены ко второй 14 шине источника питания, коллектор первого 9 дополнительного транзистора соединен с первым 2 токовым выходом входного дифференциального каскада 1, коллектор второго 10 дополнительного транзистора подключен к эмиттеру выходного транзистора 4, а коллектор выходного транзистора 4 связан с базой третьего 11 дополнительного транзистора и соединен с первой 6 шиной источника питания через токостабилизирующий двухполюсник 15.

Схема заявляемого устройства, соответствующего изобретению, показана на фиг.2.

На чертежах фиг.3 - фиг.4 показаны схема ДУ-прототипа (фиг.3) и схема заявляемого ДУ (фиг.4) в среде компьютерного моделирования Cadence на моделях интегральных транзисторов IHP, а на чертеже фиг.5 - зависимость коэффициента усиления по напряжению сравниваемых схем (фиг.3, фиг.4) без элементов частотной коррекции. Данные графики показывают, что несмотря на применение более низкоомного двухполюсника нагрузки 5 (R₅=1,8 кОм вместо R ₅=3,0 кОм в схеме фиг.3) коэффициент усиления по напряжению предлагаемого ДУ улучшается на 17,6 дБ в сравнении с К_у известного устройства. Это важное достоинство предлагаемого ДУ при его реализации в рамках технологического процесса SGB25VD.

На фиг.6 приведена зависимость коэффициента усиления по напряжению сравниваемых схем (фиг.3, фиг.4) с элементами частотной коррекции.

На фиг.7 приведена зависимость коэффициента усиления по напряжению сравниваемых схем (фиг.3, фиг.4) со 100% отрицательной обратной связью и с элементом частотной коррекции.

Дифференциальный усилитель с повышенным коэффициентом усиления (фиг.2) содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, выходной транзистор 4, база которого подключена к первому 2 токовому выходу входного дифференциального каскада 1 и через первый двухполюсник нагрузки 5 связана с первой 6 шиной источника питания, второй 7 двухполюсник нагрузки, связанный с эмиттером выходного транзистора 4 и выходом устройства 8. В схему введены первый 9, второй 10 и третий 11 дополнительные транзисторы, базы первого 9 и второго 10 дополнительных транзисторов объединены и через первую 12 цепь согласования потенциалов соединены с эмиттером третьего 11 дополнительного транзистора, коллектор которого подключен к первой 6 шине источника питания, эмиттеры первого 9 и второго 10 дополнительных транзисторов объединены и через вторую 13 цепь согласования потенциалов подключены ко второй 14 шине источника питания, коллектор первого 9 дополнительного транзистора соединен с первым 2 токовым выходом входного дифференциального каскада 1, коллектор второго 10 дополнительного транзистора подключен к эмиттеру выходного транзистора 4, а коллектор выходного транзистора 4 связан с базой третьего 11 дополнительного транзистора и соединен с первой 6 шиной источника питания через токостабилизирующий двухполюсник 15.

На фиг.2 в соответствии с п.2 формулы изобретения сопротивления первого 5 и второго 7 двухполюсников нагрузки выбираются на основе соотношения R₅ R₇.

Рассмотрим работу предлагаемого устройства (фиг.2).

В статическом режиме коллекторные токи (I_ki) транзисторов 16, 17 устанавливаются двухполюсником 18:

где I₀=I₁₈/2.

Через двухполюсник нагрузки 5 при введении общей отрицательной обратной связи протекает статический ток, равный 2I₀, что обеспечивается выбором его сопротивления.

Если на вход Bx.⁽⁺⁾1 подается напряжение u_вx, то это вызывает увеличение коллекторного тока транзистора 16 и уменьшение коллекторного тока транзистора 17. Как следствие, увеличивается напряжение на токовом выходе 2 (u ₂>0) и напряжение в нагрузке 7 (u_н u₂). При этом за счет отрицательной обратной связи через транзисторы 11 и 10 приращение тока i_н обеспечивается транзистором 10, так как эмиттерный ток транзистора 4 равен нулю

где i_ki - коллекторный ток i-го транзистора.

Поэтому в узле «А» (токовый выход 2) при R₅=R₇ происходит компенсация двух близких по величине токов - тока i₅ через двухполюсник 5 и коллекторного тока транзистора 9 (i _k9):

При этом разность этих токов

где R₅, R₇ - сопротивления двухполюсников нагрузки 5 и 7.

Если выбрать R₅=R₇=R₀, то в этом случае эффективное сопротивление в цепи первого 2 токового выхода существенно возрастает

Поэтому коэффициент усиления по напряжению ДУ (фиг.2) увеличивается

где - сопротивления эмиттерных переходов транзисторов 16 и 17;

_т=26 мВ - температурный потенциал.

Причем это обеспечивается при использовании низкоомных резисторов в качестве двухполюсников нагрузки 5 и 7 (R₅=R ₇=1,8 кОм), а также при низковольтном напряжении питания (±2÷2,5 В).

Представленные на фиг.5, фиг.6 графики подтверждают данные теоретические выводы.

Таким образом, предлагаемое устройство при его реализации в рамках техпроцесса SGB25VD имеет существенные преимущества по коэффициенту усиления по напряжению К_у в сравнении с известным ДУ.

Литература

1. Патент США № 4.536.717, fig.1.

2. Патент США № 4.691.174, fig.1.

3. Патент США № 4.714.896, fig.3.

4. Патент США № 4.354.161, fig.4.

5. Патент США № 4.365.207, fig.1.

6. Патент США № 3.783.307, fig.1.

7. Патент Японии JP 51-112253.

8. Патент СА 02072436 fig.2.

9. Патент США № 5.262.688.

10. Патент Японии 54-102949, кл. 98(5) А21.

11. Патент США № 4.847.519, fig.2.

12. Патент США № 4.689.579.

13. Патент США № 6.396.346.

14. Патентная заявка США 2006/0012432, fig.4A.

15. Патент США № 4.468.628.