функциональная структура параллельного сумматора для умножителя, в котором аргументы слагаемых частичных произведений являются аргументами троичной системы счисления f(+1, 0, -1) в позиционно-знаковом ее формате f(+/-) (варианты)
| Классы МПК: | G06F7/505 в параллельном режиме по битам, те с отдельной схемой передачи данных для каждого машинного числа |
| Патентообладатель(и): | Петренко Лев Петрович (UA) |
| Приоритеты: |
подача заявки:
2008-04-29 публикация патента:
10.04.2010 |
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений в комбинационном умножителе. Техническим результатом является повышение быстродействия устройства. Каждый разряд сумматора в первом варианте реализации выполнен в виде положительного и условно отрицательного каналов суммирования, каждый из которых содержит два логических элемента И-НЕ, логический элемент И, два логических элемента ИЛИ. 2 н.п. ф-лы, 11 ил. 
Формула изобретения
1. Функциональная структура параллельного сумматора для умножителя, в которой условно «i» разряд включает логическую функцию f1(&)-И-HE, в которой две функциональные входные связи являются функциональными входными связями разряда для приема аргументов слагаемых ni и mi , a функциональная выходная связь является выходной функциональной связью разряда для формирования аргумента второй промежуточной суммы S2
i с измененным уровнем аналогового сигнала и является первой функциональной входной связью логической функции f1(&)-И и включает логическую функцию f1 (})-ИЛИ, а также включает логическую функцию f2(&)-И, в которой функциональные входные связи являются функциональными выходными связями логических функций f3(})-ИЛИ и f 4(})-ИЛИ, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного канала для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал введены логические функции f2(})-ИЛИ, f2(&)-И-НЕ, а в условно отрицательный канал введены логические функции f 3(&)-И-НЕ и f4(&)-И-НЕ, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
2. Функциональная структура параллельного сумматора для умножителя, в которой условно «i» разряд включает логическую функцию f1(}&)-ИЛИ-НЕ, в которой две функциональные входные связи являются функциональными входными связями разряда для приема аргументов слагаемых ni и mi и включает логические функции f1(&)-И, f2(&)-И, f1(})-ИЛИ, f2(})-ИЛИ, отличающаяся тем, что условно «i» разряд структуры параллельного сумматора выполнен в виде положительного и условно отрицательного канала для формирования аргумента положительной суммы +Si и аргумента условно отрицательной суммы -Si, при этом в положительный канал введены логические функции f2(}&)-ИЛИ-НЕ и f3(} &)-ИЛИ-НЕ, а в условно отрицательный канал введены логические функции f4(}&)-ИЛИ-НЕ, f5(} &)-ИЛИ-НЕ и f6(}&)-ИЛИ-HE, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
Описание изобретения к патенту
Текст описания приведен в факсимильном виде. 
Класс G06F7/505 в параллельном режиме по битам, те с отдельной схемой передачи данных для каждого машинного числа
ru)min без сквозного переноса f1(±
t
5
f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) - патент 2523876
h1]f(2n) и [1,2sj
-)d/dn аргументов в объединенной их структуре (вариант русской логики) - патент 2480817
