входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-) (варианты)
| Классы МПК: | G06F7/50 для сложения; для вычитания |
| Патентообладатель(и): | Петренко Лев Петрович (UA) |
| Приоритеты: |
подача заявки:
2007-12-17 публикация патента:
10.01.2010 |
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций суммирования и вычитания в позиционно-знаковых кодах. Техническим результатом является упрощение функциональной структуры сумматора и повышение быстродействия. Каждый разряд сумматора выполнен в виде двух эквивалентных по структуре каналов - положительного и условно отрицательного, при этом, в одном из вариантов выполнения, i-ый разряд каждого канала содержит два логических элемента ИЛИ, два логических элемента И-НЕ, два логических элемента НЕ, логический элемент И. 2 н.п. ф-лы, 13 ил. 
Формула изобретения
1. Входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по струкгуре логических функций положительного и условно отрицательного каналов суммирования слагаемых и каждый канал «i» разряда включает входные логические функции f1({)-ИЛИ и f1(&)-И-HE, две функциональные входные связи, которые являются функциональными связями приема входных аргументов +ni и +mi или -n i и -mi, в соответствующих каналах, а выходные функциональные связи этих логических функций, которые формируют преобразованные аргументы первой промежуточной суммы 
или 
и измененные по уровню аналогового сигнала аргументы 
или 
в соответствующих каналах, являются функциональными входными связями выходных логических функций f1(&)-И и f2(&)-И-НЕ, которые формируют преобразованные аргументы выходных промежуточных сумм без изменения уровня аналогового сигнала 
или 
и выходных аргументов промежуточных сумм с измененным уровнем аналогового сигнала 
или 
выходные функциональные связи которых являются выходными функциональными связями соответствующих по знаку каналов, отличающаяся тем, что дополнительно введены в каждый канал логическая функция f2({)-ИЛИ и инвертирующие функции f1( &)-HE и f2(&)-HE, при этом функциональные связи логических функций в структуре сумматора выполнены в соответствии с математической моделью вида
«=&1=» - инвертирующая функция f1(&)-HE или функция изменения активности аналоговых сигналов.
2. Входная структура параллельного сумматора в позиционно-знаковых кодах f(+/-), условно «i» разряд которой выполнен в виде двух эквивалентных по структуре логических функций положительного и условно отрицательного каналов суммирования слагаемых, и каждый канал «i» разряда включает логические функции f1(})-ИЛИ и f1 (&)-И, отличающаяся тем, что дополнительно введены логические функции f1(}&)-ИЛИ-НЕ, f 2(}&)-ИЛИ-НЕ и f3(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций выполнены во входной структуре сумматора в соответствии с математической моделью вида
Описание изобретения к патенту
Текст описания приведен в факсимильном виде. 
Класс G06F7/50 для сложения; для вычитания
)ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2524562
t
d1/dn второго слагаемого в том же формате (варианты русской логики) - патент 2480816