устройство для выявления потенциально ненадежных полупроводниковых интегральных схем методом анализа форм и/или параметров динамического тока потребления

Классы МПК:G01R31/28 испытание электронных схем, например с помощью прибора для каскадной проверки прохождения сигнала
Автор(ы):, , , ,
Патентообладатель(и):Открытое акционерное общество "Концерн "Созвездие" (RU)
Приоритеты:
подача заявки:
2007-07-09
публикация патента:

Изобретение относится к области микроэлектроники и может быть использовано в технологии изготовления полупроводниковых интегральных схем (ИС), а также для анализа изделий, отказавших у потребителя. Технический результат: повышение точности диагностики и расширения функциональных возможностей контроля ИС. Сущность: устройство содержит генератор тестов, блок управления генератором тестов, источник питания ИС, плату сопряжения ИС, аналого-цифровой преобразователь (АЦП) и ЭВМ. Выход генератора тестов соединен с одним из входов ИС. Другой вход ИС подсоединен к источнику питания. Один из выходов ИС соединен с входом преобразователя ток-напряжение. Другой выход ИС соединен с входом платы сопряжения ИС. Выходы платы сопряжения и АЦП соединены с соответствующими входами ЭВМ, выход которой соединен с входом блока управления генератором тестов. 2 ил. устройство для выявления потенциально ненадежных полупроводниковых   интегральных схем методом анализа форм и/или параметров динамического   тока потребления, патент № 2348049

устройство для выявления потенциально ненадежных полупроводниковых   интегральных схем методом анализа форм и/или параметров динамического   тока потребления, патент № 2348049 устройство для выявления потенциально ненадежных полупроводниковых   интегральных схем методом анализа форм и/или параметров динамического   тока потребления, патент № 2348049

Формула изобретения

Устройство для выявления потенциально ненадежных полупроводниковых интегральных схем методом анализа форм и/или параметров динамического тока потребления, содержащее генератор тестов, выход которого соединен с одним из входов испытуемой интегральной схемы (ИС), другой вход которой подсоединен к источнику питания, один из выходов испытуемой ИС соединен с входом преобразователя ток - напряжение, а также блок управления генератором тестов, выход которого соединен с входом генератора тестов, отличающееся тем, что введены плата сопряжения ИС, аналого-цифровой преобразователь (АЦП) и ЭВМ, причем выходы платы сопряжения и АЦП соединены с соответствующими входами ЭВМ, выход которой соединен с входом блока управления генератором тестов, другой выход ИС соединен с входом платы сопряжения ИС.

Описание изобретения к патенту

Изобретение относится к области микроэлектроники и может быть использовано в технологии изготовления полупроводниковых интегральных схем, а также для анализа изделий, отказавших у потребителя.

Известно множество диагностических методов и устройств для реализации этих методов контроля качества и надежности интегральных схем (низкочастотные шумы, интегральные вольт-амперные характеристики (ВАХ), m-характеристики и др.). Преимуществом диагностического метода выявления потенциально ненадежных интегральных схем (ИС) методом анализа форм и/или параметров динамического тока потребления (АФДТП) является анализ цифровых схем различной степени интеграции, изготовленных по различным технологиям при условии, что переключение логического элемента внутри ИС вызывает локальное увеличение потребления питающего тока [1].

Наиболее близким по технической сущности к предлагаемому является устройство для реализации метода АФДТП, приведенное в источнике информации [2], принятое за прототип.

Структурная схема устройства-прототипа приведена на фиг.1, где обозначено:

1 - генератор тестов;

2 - источник питания;

3 - испытуемая ИС;

4 - преобразователь ток-напряжение;

5 - блок управления и индикации;

9 - блок функционального контроля;

10 - анализатор.

Устройство-прототип содержит генератор тестов 1, выход которого соединен с одним из входов испытуемой ИС 3, другой вход которой соединен с выходом источника питания 2, причем один из выходов испытуемой ИС 3 соединен с первым входом блока функционального контроля 9, а другой выход ИС 3 через последовательно соединенные преобразователь ток-напряжение 4 и анализатор 10 соединен со вторым входом блока функционального контроля и входом блока управления и индикации 5, выход которого соединен со вторым входом генератора тестов 1.

Устройство-прототип работает следующим образом.

На испытуемую ИС 3 с генератора тестов 1 подаются динамические тестовые воздействия. Преобразователь ток-напряжение 4 производит преобразование формы динамического тока потребления в переходной процесс напряжения, который анализируется анализатором 10. В качестве преобразователя ток-напряжение 4 может быть использован резистор при обеспечении нормируемого уровня изменения питающего напряжения.

Блок функционального контроля 9 предназначен для упрощенного функционального контроля с целью верификации (проверки) правильности обращения к определенному элементу (группе элементов) ИС. Данное устройство функционирует под управлением блока управления и индикации 3. Проверка на функционирование может быть совмещена во времени с анализом формы динамического тока потребления.

Устройство работает следующим образом.

На испытуемую ИС 3 с генератора тестов 1 подаются динамические тестовые воздействия. Преобразователь ток-напряжение 4 производит преобразование формы динамического тока потребления в переходной процесс напряжения, который анализируется анализатором 9. В качестве преобразователя ток-напряжение 4 допускается использование резистора при обеспечении нормируемого уровня изменения питающего напряжения.

Проверка на функционирование может быть совмещена во времени с анализатором формы динамического тока потребления.

Недостатком предлагаемой установки является то, что выявление ненадежных ИС производится зрительно по изготовленным фотографиям осциллограмм, что уменьшает точность выявления потенциально ненадежных полупроводниковых ИС.

Недостатки устраняются автоматизацией процесса измерения с применением электронно-вычислительной машины (ЭВМ) и использованием при сравнении формы переходного процесса напряжения ИС с формой наперед заданного переходного процесса в определенном поле допусков обобщенных рядов Фурье, вейвлетов, фракталов и др.

Для устранения указанных недостатков в устройство, содержащее генератор тестов, выход которого соединен с одним из входов испытуемой интегральной схемы (ИС), другой вход которой подсоединен к источнику питания, один из выходов испытуемой ИС соединен с входом преобразователя ток-напряжение, а также блок управления генератором тестов, выход которого соединен с входом генератора тестов, согласно изобретению введены плата сопряжения ИС, аналого-цифровой преобразователь (АЦП) и ЭВМ, причем выходы платы сопряжения и АЦП соединены с соответствующими входами ЭВМ, выход которой соединен с входом блока управления генератором тестов, другой выход ИС соединен с входом платы сопряжения ИС.

Схема предлагаемого устройства представлена на фиг.2, где обозначено:

1 - источник питания;

2 - генератор тестов;

3 - испытуемая ИС;

4 - преобразователь ток-напряжение;

5 - блок управления генератором тестов;

6 - плата сопряжения ИС с ЭВМ;

7 - аналого-цифровой преобразователь;

8 - ЭВМ.

Предлагаемое устройство содержит генератор тестов 1, выход которого соединен с одним из входов испытуемой ИС 3, другой вход которой подсоединен к выходу источника питания 2, при этом один из выходов ИС 3 соедиен с входом платы сопряжения 6, выход которой подсоединен к соответствующему входу ЭВМ 8. Другой выход ИС 3 через последовательно соединенные преобразователь ток-напряжение 4 и АЦП 7 соединен с соответствующим входом ЭВМ 8, выход которой через блок управления генератором тестов 5 соединен со вторым входом генератора тестов 1.

Плата сопряжения 6 ИС 3 с ЭВМ 8 зависит от типа диагностируемой ИС и изготавливается на микроконтроллере (МК) или на программируемых логических интегральных схемах (ПЛИС).

Блок управления генератором тестов 5 зависит от типа применяемого генератора тестов 1 и синхронизирует работу всего устройства, изготавливается на МК или на ПЛИС.

АЦП применяется с разрядностью от 12 бит и выше и зависит от быстродействия исследуемой ИС и точности преобразования аналогового сигнала в цифровой код. Оптимальный вариант (отношение точности преобразования к частоте дискретизации) - это АЦП с архитектурой типа сигма-дельта или АЦП последовательного приближения.

Генератор тестов 1 может быть выполнен, например, согласно источнику [3].

Предлагаемое устройство работает следующим способом. По команде с ЭВМ 8 в соответствии с написанной программой через блок управления генератором тестов 5 поступает команда на генератор тестов 1. На испытуемую ИС 3 с источника питания 2 подается питание и одновременно с генератора тестов 1 на исследуемую ИС 3 подаются динамические тестовые последовательности. Преобразователь ток-напряжение 4 производит формирование динамического тока потребления в переходной процесс напряжения, который оцифровывается АЦП 7 и поступает в ЭВМ 8, где в соответствии с написанной программой происходит сравнение переходного процесса с эталонным в заданном поле допусков и происходит определение потенциальной стабильности исследуемой ИС 3. В качестве преобразователя ток-напряжение 4 может быть использован резистор при обеспечении нормируемого уровня изменения питающего напряжения.

Динамические тестовые воздействия представляют собой совмещенные во времени перепады логических уровней "0" - "1" ("1" - "0"), подаваемые на входы ИС 3. Динамические тестовые воздействия осуществляются на основе формирования во времени логических элементов с учетом задержек распространения сигналов.

Сравнение формы переходного процесса напряжения испытуемой ИС 3 может быть выполнено во временной области с контролем амплитудно-временных параметров.

Предлагаемое устройство позволяет выявлять дефекты, являющиеся причиной времязависимых отказов, таких как короткие замыкания через оксид или вызываемых ионными загрязнениями, электромиграцией, коррозией, медленным захватом носителей.

Преимуществом предлагаемого устройства является то, что возможно накопление диагностической информации по конкретному типу исследуемой ИС, т.е. создание автоматизированной базы данных, что невозможно при применении устройства-прототипа.

Использование предлагаемого устройства для диагностики того или иного типа ИС должно осуществляться после проведения исследования по определению пределов отбраковки потенциально ненадежных ИС.

Сущность способа, осуществляемого предлагаемым устройством, заключается в подаче на испытуемую ИС динамических тестовых воздействий, анализе формы динамического тока потребления в шине питания, выявлении аномалий в этой форме с использованием вышеперечисленных математических методов и проведении уточняющего функционального контроля с применением ЭВМ.

Источники информации

1. Горлов М.И, Ануфриев Л.П., Бордюжа О.Л. Обеспечение и повышение надежности полупроводниковых приборов и интегральных схем в процессе серийного производства. Минск, 1997 г., 390 с.

2. Горлов М.И, Емельянов В.А., Ануфриев Д.Л. Технологические отбраковочные и диагностические испытания полупроводниковых изделий. Минск, 2006 г., 368 с.

3. РД 11 0682-89. Микросхемы интегральные. Методы неразрушающего контроля диагностических параметров.

Класс G01R31/28 испытание электронных схем, например с помощью прибора для каскадной проверки прохождения сигнала

способ испытания на коррозионную стойкость интегральных схем -  патент 2527669 (10.09.2014)
способ и устройство для измерения переходных тепловых характеристик светоизлучающих диодов -  патент 2523731 (20.07.2014)
способ определения теплового импеданса сверхбольших интегральных схем - микропроцессоров и микроконтроллеров -  патент 2521789 (10.07.2014)
способ контроля работоспособности многоточечной измерительной системы с входной коммутацией датчиков -  патент 2515738 (20.05.2014)
способ определения теплового импеданса цифровых кмоп интегральных микросхем -  патент 2504793 (20.01.2014)
способ испытаний полупроводниковых бис технологии кмоп/кнд на стойкость к эффектам единичных сбоев от воздействия тяжелых заряженных частиц космического пространства -  патент 2495446 (10.10.2013)
способ регулирования сопротивления твердотельных приборов и резистивная матрица памяти на основе полярнозависимого электромассопереноса в кремнии -  патент 2471264 (27.12.2012)
способ определения теплового импеданса кмоп цифровых интегральных микросхем -  патент 2463618 (10.10.2012)
устройство для измерения технических параметров аварийных радиомаяков/радиобуев -  патент 2453860 (20.06.2012)
способ разбраковки кмоп микросхем, изготовленных на кнд структурах, по радиационной стойкости -  патент 2444742 (10.03.2012)
Наверх