схема считывания сигналов из матрицы ячеек фотодетекторов

Формула изобретения

Схема считывания сигналов из матрицы ячеек фотодетекторов, содержащая в каждой ячейке активный транзистор, транзистор выборки строки, транзистор предустановки и образующая, при включении в одной из ячеек транзистора выборки, дифференциальный усилитель, имеющий два плеча, причем в одно из плеч включены активный транзистор ячейки и транзистор выборки, отличающаяся тем, что введен дополнительный транзистор предустановки, исток которого подключен к шине питания, а затвор к схеме управления выборкой, причем сток транзистора предустановки подключен к стоку активного транзистора и к стоку дополнительного транзистора предустановки.

Описание изобретения к патенту

Изобретение относится к технике машинного зрения и может быть использовано в видеокамерах и фотоаппаратах, предназначенных для регистрации изображений.

Известны схемы считывания сигналов с активных ячеек фотодетекторов, содержащих истоковые повторители, подключенные стоками к шине постоянного потенциала, а истоками через транзисторы адресации - к сигнальной шине, нагруженной на генератор тока, задающий рабочий режим истоковому повторителю при включенном транзисторе адресации. См., например: IEEE Journal of solid-state circuits, v.31, NO 12, december 1996, R.H. Nixon и др. "256×256 CMOS active pixel sensor camera-on-chip"; IEEE Journal of solid-state circuits, v.41, NO 12, december 2006, pp 2998-3006, Satoshi Yoshihara и др. "A 1/1.8-inch 6.4 Mpixel 60 frames/s CMOS image sensor with seamless mode change"; US Patent 7, 180, 544 B2, Feb. 20.2007, Takumi Yamaguchi и др. "Solid state image sensor". Недостатком этих схем является небольшой линейный диапазон выходного сигнала и невысокая точность коэффициентов передачи.

Наиболее близким аналогом к заявляемому изобретению является схема, описанная в US Patent 6, 717, 616 B1, Apr.6,2004, Morteza Afghahi и др. «Amplifier assisted active pixel read out structure». Приведенная в этом источнике схема считывания сигналов из матрицы ячеек фотодетекторов содержит в каждой ячейке активный транзистор, транзистор выборки строки и транзистор предустановки. При включении в одной из ячеек транзистора выборки образуется дифференциальный усилитель имеющий два плеча, причем в одно из плеч включен активный транзистор и транзистор выборки, расположенные в каждой ячейке матрицы, а второе плечо, нагрузочные транзисторы и источники тока образованы из транзисторов расположенных вне ячейки. Таким образом, дифференциальный усилитель состоит из двух частей, одна его часть является общей для всех ячеек, расположенных в столбе схемы, а вторая является индивидуальной для каждой ячейки. Такая схема усилителя имеет по сравнению с усилителем на истоковом повторителе более линейную выходную характеристику и более широкий динамический диапазон. Однако по сравнению со схемой, имеющей усилитель, построенный на истоковом повторителе через каждую ячейку такой схемы, проходит дополнительная вертикальная шина. Появление дополнительной шины в ячейке микронных размеров ухудшает важный показатель ячейки, так называемый «коэффициент использования светового потока», равный отношению светового потока дошедшего до фотоприемника ячейки к общему световому потоку, падающему на ячейку.

Техническим результатом настоящего изобретения является создание схемы, имеющей коэффициент использования светового потока более высокий, чем у аналога, схемы с дифференциальным усилителем.

Указанный результат достигается за счет того, что в известную схему считывания сигналов из активной ячейки, содержащую в каждой ячейке активный транзистор, транзистор выборки строки, транзистор предустановки и содержащую дифференциальный усилитель, образующийся при включении в одной из ячеек транзистора выборки и содержащий два плеча, причем в одно из плеч включены транзисторы ячейки - активный транзистор и транзистор выборки, а второе плечо, схема нагрузки и источник тока усилителя собраны из транзисторов, находящихся вне ячеек и общих для всего столбца матрицы фотоприемника, предложено ввести следующие изменения:

- сток транзистора выборки подключен к стоку активного транзистора,

- введен дополнительный транзистор выборки, который подключен своим истоком к шине питания, стоком к стоку активного транзистора и затвором к схеме, вырабатывающей сигналы выборки.

В предложенной схеме считывания через каждую ячейку проходит 5 шин. Это на одну шину меньше, чем в схеме считывания, описанной в прототипе, где через ячейку дополнительно проходит шина питания. Это на 15-20% улучшает коэффициент использования светового потока. Дополнительный транзистор расположен вне массива ячеек, поэтому он не влияет на коэффициент использования светового потока.

Перечень графических материалов, иллюстрирующих устройство, реализующее заявляемое изобретение:

Фиг.1 иллюстрирует известное устройство схемы считывания (прототип).

Фиг.2 показывает электрическую схему предлагаемой схемы считывания.

Заявляемая схема включает матрицу, состоящую из фотоячеек (10), и строку столбцовых дифференциальных усилителей, состоящую из усилителей (16). Каждая ячейка (10) матрицы содержит активный транзистор (1), транзистор выборки строки (2), транзистор предустановки (3) и шины (4), (5), (6), (8), (9), соединяющие ячейку с внешними по отношению к ней устройствами. Транзисторы в ячейке соединены следующим образом: сток активного транзистора (1) и сток транзистор предустановки (3) подсоединены к шине (6). Исток транзистора (3) и затвор транзистора (1) соединены и образуют плавающий узел (11). Транзистор выборки строки (2) подсоединен стоком к истоку транзистора (1), истоком к вертикальной шине столбца (5) матрицы и затвором к шине (4) выборки строки. В ячейку также входит шина (9), предназначенная для подачи сигнала включения считывания из ячейки.

Каждый столбцовый усилитель состоит из схемы источника тока усилителя (13), схемы нагрузки усилителя (14), правого плеча усилителя (12), левого плеча усилителя, состоящего из транзисторов (1) и (2) выбранной ячейки (10) и дополнительного транзистора выборки (17), подключающего шину (6) к источнику питания. Схема работает следующим образом. После включения транзистора адресации (2) по сигналу, поступающему с шины (4), в каждом столбце матрицы образуется дифференциальный усилитель, правую ветвь которого образуют транзисторы (1) и (2) из ячейки выбранной строки.

Во время стирания информации из ячейки на затворы транзисторов предустановки (3), (17) поступают сигналы, переводящие эти транзисторы в проводящее состояние, при этом на затвор транзистора (3) подается напряжение, превышающее Vda, в результате этого сток и исток транзистора (3) оказывается под потенциалом шины Vda. Таким образом, во время стирания потенциал плавающего узла (11) устанавливается равным потенциалу Vda. При этом схема дифференциального усилителя (16) нарушается (схема (14) шунтирована транзистором (17)). Однако это не влияет на работу схемы во время считывания сигнала с плавающего узла (11), так как сигнал с плавающего узла мы считываем после окончания операции стирания, когда транзисторы (3), (17) уже выключены и схема усилителя восстановлена.

При считывании информации с плавающего узла транзисторы (3),(17) закрыты и плавающий узел (11) является неинвертирующим входом дифференциального усилителя, включенного как повторитель напряжения. Выход усилителя (15) является выходом предложенной схемы считывания. Потенциал на выходе повторяет потенциал на плавающем узле (11).

Согласно описанному изобретению дифференциальный усилитель необязательно должен быть простейшим усилителем с нагрузкой на токовое зеркало, в качестве такого усилителя может быть и более сложный дифференциальный усилитель, например усилитель с активной нагрузкой, фолдер-каскад и другие.