устройство ввода информации

Формула изобретения

1. Устройство ввода информации, содержащее коммутатор, информационные входы которого являются входами устройства ввода, первый счетчик, запоминающее устройство, выходы которого являются первыми выходами устройства, причем выходы первого счетчика соединены со старшими разрядами адресного входа запоминающего устройства и адресными входами коммутатора, отличающееся тем, что в устройство ввода введены синхронизатор, второй счетчик, первый элемент И, второй элемент И, третий элемент И, причем выход коммутатора соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго счетчика, выход первого элемента И соединен с первым входом второго элемента И и первым входом третьего элемента И и является вторым выходом устройства ввода, второй вход второго элемента И соединен с первым синхронизирующим входом второго счетчика, с младшими разрядами адресного входа запоминающего устройства и первым выходом синхронизатора, выход второго элемента И соединен со счетным входом первого счетчика, второй выход синхронизатора соединен с информационным входом запоминающего устройства и является третьим выходом устройства ввода информации, третий выход синхронизатора соединен со вторым входом третьего элемента И, выход которого соединен со вторым установочным входом второго счетчика.

2. Устройство по п.1, отличающееся тем, что синхронизатор содержит задающий генератор, двоичный счетчик, первый инвертор, второй инвертор, первый элемент 3И, второй элемент 3И, элемент 2ИЛИ-НЕ, причем первый выход счетчика соединен с первыми входами элементов 3И, второй выход счетчика соединен с вторым входом первого элемента 3И и входом второго инвертора, выход которого соединен со вторым входом второго элемента 3И, третий выход счетчика является первым выходом синхронизатора и соединен с третьим входом второго элемента 3И и входом первого инвертора, выход которого соединен с третьим входом первого элемента 3И, выход первого элемента 3И соединен с первым входом элемента 2ИЛИ-НЕ, выход которого является вторым выходом синхронизатора, выход второго элемента 3И является третьим выходом синхронизатора и соединен со вторым входом элемента 2ИЛИ-НЕ, выход генератора соединен с входом счетчика.

Описание изобретения к патенту

Изобретение относится к автоматике и вычислительной технике, конкретно к вводным устройствам цифровых вычислительных машин.

Известно устройство для ввода информации (авторское свидетельство СССР №1536365, кл. G 06 F 3/00 1988, опубликовано 15.01.90, бюл. №2), содержащее буферный регистр, коммутатор, дешифратор, счетчик, блок синхронизации, элемент задержки, блок сравнения, блок памяти. Устройство используется для ввода информации о состоянии двухпозиционных датчиков. В цикле опроса в блок памяти заносятся адреса датчиков, изменивших свое состояние. После опроса последнего датчика включается режим чтения адресов из блока памяти. После того, как все адреса, записанные в предыдущем цикле опроса, прочитаны, начинается новый цикл опроса. Недостаток устройства в том, что информация, поступающая в ЭВМ, содержит лишь номер датчика, изменившего свое состояние.

Известно наиболее близкое к предлагаемому устройство для ввода информации (авторское свидетельство СССР №1509858, кл. G 06 F 3/00, 1987, опубликовано 23.09.89, бюл. №35), содержащее мультиплексор, шифратор, преобразователь кодов, счетчик адреса, счетчик времени, генератор импульсов, блок постоянной памяти, три буферных регистра, коммутатор данных, коммутатор флага и другое. Устройство используется для ввода информации от датчиков в управляющие или вычислительные системы, например в дисплей. При срабатывании какого-либо датчика его номер, а также состояние и время срабатывания записываются в буферных регистрах и затем побайтно через коммутатор данных передаются в дисплей. Недостаток устройства в том, что требуется два временных цикла. Сначала опрашиваются внешние устройства и запоминаются в буферных регистрах, затем информация побайтно передается в дисплей.

Предлагаемым изобретением решается задача увеличения объема информации, передаваемой в текущем цикле опроса.

Для достижения этого технического результата в устройство ввода информации, содержащее коммутатор, информационные входы которого являются входами устройства ввода, первый счетчик, запоминающее устройство, выходы которого являются первыми выходами устройства, причем выходы первого счетчика соединены со старшими разрядами адресного входа запоминающего устройства и адресными входами коммутатора, введены синхронизатор, второй счетчик, первый элемент И, второй элемент И, третий элемент И, причем выход коммутатора соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго счетчика, выход первого элемента И соединен с первым входом второго элемента И и первым входом третьего элемента И и является вторым выходом устройства ввода, второй вход второго элемента И соединен с первым синхронизирующим входом второго счетчика, с младшими разрядами адресного входа запоминающего устройства и первым выходом синхронизатора, выход второго элемента И соединен со счетным входом первого счетчика, второй выход синхронизатора соединен с информационным входом запоминающего устройства и является третьим выходом устройства ввода информации, третий выход синхронизатора соединен со вторым входом третьего элемента И, выход которого соединен со вторым установочным входом второго счетчика.

При этом синхронизатор содержит задающий генератор, двоичный счетчик, первый инвертор, второй инвертор, первый элемент 3И, второй элемент 3И, элемент 2ИЛИ-НЕ, причем первый выход счетчика соединен с первыми входами элементов 3И, второй выход счетчика соединен с вторым входом первого элемента 3И и входом второго инвертора, выход которого соединен со вторым входом второго элемента 3И, третий выход счетчика является первым выходом синхронизатора и соединен с третьим входом второго элемента 3И и входом первого инвертора, выход которого соединен с третьим входом первого элемента 3И, выход первого элемента 3И соединен с первым входом элемента 2ИЛИ-НЕ, выход которого является вторым выходом синхронизатора, выход второго элемента 3И является третьим выходом синхронизатора и соединен со вторым входом элемента 2ИЛИ-НЕ, выход генератора соединен с входом счетчика.

Предлагаемое устройство ввода информации иллюстрируется чертежами, на которых представлены:

на фиг.1 - структурная схема устройства ввода информации;

на фиг.2 - электрическая функциональная схема устройства ввода, обслуживающего, например, тридцать два внешних устройства;

на фиг.3 - временные диаграммы устройства ввода.

Устройство ввода информации содержит коммутатор 1, информационные входы 2 которого являются входами устройства ввода, первый счетчик 3, запоминающее устройство 4, выходы которого являются первыми выходами 5 устройства, причем выходы первого счетчика 3 соединены со старшими разрядами адресного входа запоминающего устройства 4 и адресными входами коммутатора 1, синхронизатор 6, второй счетчик 7, первый элемент И 8, второй элемент И 9, третий элемент И 10, причем выход коммутатора 1 соединен с первым входом первого элемента И 8, второй вход которого соединен с выходом второго счетчика 7, выход первого элемента И 8 соединен с первым входом второго элемента И 9 и первым входом третьего элемента И 10 и является вторым выходом 11 устройства ввода, второй вход второго элемента И 9 соединен с первым синхронизирующим входом второго счетчика 7, с младшими разрядами адресного входа запоминающего устройства 4 и первым выходом синхронизатора 6, выход второго элемента И 9 соединен со счетным входом первого счетчика 3, второй выход синхронизатора 6 соединен с информационным входом запоминающего устройства 4 и является третьим выходом 12 устройства ввода информации, третий выход синхронизатора 6 соединен со вторым входом третьего элемента И 10, выход которого соединен со вторым установочным входом второго счетчика 7.

В варианте устройства, представленного на фиг.2, коммутатор 1 имеет тридцать два информационных входа 2 и, соответственно, пять адресных входов, которые соединены с выходами первого счетчика 3 и старшими разрядами адресных входов запоминающего устройства 4. Провода, осуществляющие эти соединения, обозначены цифрами 13-17.

Синхронизатор 6 содержит задающий генератор 18, двоичный счетчик 19, первый инвертор 20, второй инвертор 21, первый элемент 3И 22, второй элемент 3И 23, элемент 2 ИЛИ-НЕ 24, причем первый выход счетчика 19 соединен с первыми входами элементов 3И 22 и 23, второй выход счетчика 19 соединен с вторым входом первого элемента 3И 22 и входом второго инвертора 21, выход которого соединен со вторым входом второго элемента 3И 23, третий выход счетчика 19 является первым выходом синхронизатора 6 и соединен с третьим входом второго элемента 3И 23 и входом первого инвертора 20, выход которого соединен с третьим входом первого элемента 3И 22, выход первого элемента 3И 22 соединен с первым входом элемента 2ИЛИ-НЕ 24, выход которого является вторым выходом синхронизатора, выход второго элемента 3И 23 является третьим выходом синхронизатора и соединен со вторым входом элемента 2ИЛИ-НЕ 24, выход генератора 18 соединен с входом счетчика 19.

На входы 2 коммутатора 1 поступают логические сигналы от внешних устройств (не показаны). Например, если на первом информационном входе логический "0", то внешнее устройство, подключенное к этому входу, исправно, если логическая "1", то неисправно.

В запоминающем устройстве 4 записана информация, характеризующая каждый информационный вход 2 коммутатора 1, то есть каждое внешнее устройство. Признак неисправности для первого информационного входа может быть, например: "Не исправен субблок номер один в блоке номер десять в стойке номер пять". Этот признак в закодированном виде записывается в запоминающее устройство 4.

На временных диаграммах 25, 26, 27 (см. фиг.3) показаны электрические колебания соответственно на первом, втором и третьем (старшем) разряде счетчика 19. На временных диаграммах 28, 29 показаны электрические колебания соответственно на выходах элементов 22 и 23. Электрические сигналы на выходе 12 устройства ввода представлены на временной диаграмме 30.

Устройство ввода работает следующим образом.

Если на всех входах 2 коммутатора 1 логические нули, то на его выходе также ноль. Второй элемент И 9 открыт, колебания 27 поступают на счетный вход первого счетчика 3, выходной код которого последовательно изменяется от состояния 00000 до 11111. Таким образом проводится последовательный и циклический опрос входов 2 коммутатора 1. При этом единичный потенциал с выхода 11 устройства ввода не прерывает рабочую программу ЭВМ.

Если на одном из входов 2 коммутатора 1 (например, на первом) появляется логическая единица, то при выходном коде 00000 первого счетчика 3 эта единица передается на выход коммутатора. Так как на втором входе первого элемента И 8 также логическая единица, то на его выходе, а значит и на выходе 11 устройства ввода, появляется логический ноль - сигнал прерывания. Логическая единица на втором входе первого элемента И 8 определяется состоянием выхода второго счетчика 7, который при единичном потенциале на выходе первого элемента И 8 гарантированно удерживается в исходном состоянии синхроимпульсами 29 с третьего выхода синхронизатора 6, которые через третий элемент И 10 поступают на второй установочный "S"-вход счетчика 7, третий элемент И 10 открыт единичным потенциалом с выхода первого элемента И 8 до появления сигнала прерывания.

С момента появления сигнала прерывания начинает формироваться интервал времени t, который необходим для обработки сигнала прерывания и асинхронного ввода от запоминающего устройства 4 информации, которая характеризует внешнее устройство, подключенное к первому входу коммутатора 1.

Величина t отсчитывается с момента появления сигнала прерывания до установки выхода Qп второго счетчика 7 в единицу.

Следующим активным фронтом колебания 27 первый счетчик 3 переводится в состояние 00001 и на выход коммутатора 1 передается потенциал его второго входа 2.

Таким образом, в течение t на адресных входах А1...А5 запоминающего устройства 4 код не изменяется. В течение этого времени из запоминающего устройства может считываться информация, которая характеризует внешнее устройство, подключенное к выбранному входу 2 коммутатора.

Отличие предложенного устройства в том, что младший разряд А0 адреса запоминающего устройства 4 подключен к первому выходу синхронизатора 6, электрические колебания на котором приведены на временной диаграмме 27. Эти колебания непрерывны во времени, с ними жестко синхронизированы импульсы 30 считывания информации из запоминающего устройства 4. Один из этих импульсов всегда генерируется в тот момент времени, когда на адресном входе А0 запоминающего устройства присутствует нулевой потенциал, другой импульс всегда генерируется при единичном потенциале на входе А0 запоминающего устройства. Импульсы 30 поступают на выход 12 устройства ввода, при этом, например, первый импульс считывает из запоминающего устройства младший байт, а второй - старший байт слова, которое характеризует выбранный вход устройства ввода.

Таким образом, с помощью простого устройства ввода обслуживается большое количество внешних устройств, каждое из которых может характеризоваться достаточно большим объемом информации, в простейшем случае, например, двухбайтовым словом. Информация передается в текущем цикле опроса внешних устройств. В этом заключается технический результат, который достигается заявленным устройством.