дискретно-аналоговое устройство
| Классы МПК: | G06G7/12 устройства для выполнения вычислительных операций, например усилители, специально предназначенные для этих целей H03K19/20 отличающиеся по реализуемой логической операции, например схемы "И", "ИЛИ", "НЕ-ИЛИ", "НЕ" G06F7/575 основные арифметико-логические устройства, те устройства, способные избирательно производить как сложение и вычитание, так и одну или несколько логических операций, с использованием, по меньшей мере частично, одной и той же схемы |
| Автор(ы): | Апанасов Евгений Викторович (RU), Вахненко Игорь Викторович (RU), Прыгунов Александр Германович (RU), Масютин Александр Николаевич (RU) |
| Патентообладатель(и): | НОВОЧЕРКАССКОЕ ВЫСШЕЕ ВОЕННОЕ КОМАНДНОЕ УЧИЛИЩЕ СВЯЗИ (ВОЕННЫЙ ИНСТИТУТ) (RU) |
| Приоритеты: |
подача заявки:
2004-11-09 публикация патента:
10.10.2006 |
Изобретение относится к вычислительной технике. Техническим результатом является расширение функциональных возможностей за счет реализации логических и арифметических операций с дискретными и аналоговыми значениями. Устройство содержит четыре информационных входа, информационный выход, дополнительный информационный вход, четыре аналоговых вычитателя, семь аналоговых перемножителей, аналоговый сумматор. 1 ил., 4 табл. 
Формула изобретения
Дискретно-аналоговое устройство, имеющее первый, второй, третий, четвертый информационные входы и информационный выход, отличающееся тем, что дополнительно введены дополнительный информационный вход, первый, второй, третий и четвертый аналоговые вычитатели, первый, второй, третий, четвертый, пятый, шестой и седьмой аналоговые перемножители, аналоговый сумматор, дополнительный информационный вход устройства в параллель соединен с первым информационным входом первого, второго и третьего аналоговых вычитателей, первый информационный вход устройства в параллель соединен с вторым информационным входом первого аналогового вычитателя и с вторым информационным входом четвертого аналогового перемножителя, второй информационный вход устройства является вторым информационным входом второго аналогового вычитателя, третий информационный вход устройства в параллель соединен с вторым информационным входом третьего аналогового вычитателя и с вторым информационным входом пятого аналогового перемножителя, четвертый информационный вход устройства в параллель соединен с вторым информационным входом третьего аналогового перемножителя и с вторым информационным входом шестого аналогового перемножителя, информационный выход первого аналогового вычитателя соединен с первым информационным входом первого аналогового перемножителя, информационный выход второго аналогового вычитателя в параллель соединен с вторым информационным входом первого аналогового перемножителя и с первым информационным входом четвертого аналогового перемножителя, информационный выход третьего аналогового вычитателя соединен с вторым информационным входом второго аналогового перемножителя, информационный выход первого аналогового перемножителя соединен с первым информационным входом второго аналогового перемножителя, информационный выход которого соединен с первым информационным входом третьего аналогового перемножителя, информационный выход которого в параллель соединен с первым информационным входом аналогового сумматора и с первым информационным входом седьмого аналогового перемножителя, информационный выход четвертого аналогового перемножителя соединен с первым информационным входом пятого аналогового перемножителя, информационный выход которого соединен с первым информационным входом шестого аналогового перемножителя, информационный выход которого в параллель соединен с вторым информационным входом аналогового сумматора и с вторым информационным входом седьмого аналогового перемножителя, информационный выход которого соединен с вторым информационным входом четвертого аналогового вычитателя, информационный выход аналогового сумматора соединен с первым информационным входом четвертого аналогового вычитателя, информационный выход которого является информационным выходом устройства.
Описание изобретения к патенту
Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.
Известны логические устройства, реализующие различные функции преобразования дискретных значений: "Многофункциональный логический модуль" (SU 1621164 А1), "Логическая схема исключающее ИЛИ с тремя входами" (JP 2867253 В2 10098374 А), "Оптимизированные для топологии тракта передачи данных арифметические и логические функциональные схемы" (US 5982194 А).
Каждое из перечисленных устройств аналогов имеет три и более информационных входа, на которые поступают сигналы с уровнями логического нуля либо единицы, один или два информационных выхода и общие устройства - различные логические элементы. Рассматриваемые устройства построены по принципу каскадного соединения логических элементов и формируют на одном или двух информационных выходах значения сигналов с уровнями логического нуля либо единицы, в зависимости от значений сигналов, подаваемых на их информационные входы.
К недостаткам следует отнести возможность функционирования данных устройств только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.
В качестве прототипа выберем наиболее близкое по технической сущности к заявляемому логическое устройство, выполненное как логическая схема на основе булевой функции (Токхайм Р. Микропроцессоры: Курс и упражнения / Пер. с англ., под ред. В.Н.Грасевича. М.: Энергоатомиздат, 1987. - 336 с., на стр.53, рис.3.7). Рассматриваемое логическое устройство состоит из первого, второго и третьего логических элементов "НЕ", первого и второго четырехвходовых логических элементов "И" и логического элемента "ИЛИ".
Первый информационный вход логического устройства в параллель соединен с информационным входом первого инвертора "НЕ" и с первым информационным входом второго четырехвходового логического элемента "И", второй информационный вход логического устройства является информационным входом второго инвертора "НЕ", третий информационный вход логического устройства в параллель соединен с информационным входом третьего инвертора "НЕ" и с третьим информационным входом второго четырехвходового логического элемента "И", четвертый информационный вход логического устройства в параллель соединен с четвертым информационным входом первого четырехвходового логического элемента "И" и с четвертым информационным входом второго четырехвходового логического элемента "И", информационный выход первого инвертора "НЕ" является первым информационным входом первого четырехвходового логического элемента "И", информационный выход второго инвертора "НЕ" в параллель соединен с вторым информационным входом первого четырехвходового логического элемента "И" и с вторым информационным входом второго четырехвходового логического элемента "И", информационный выход третьего инвертора "НЕ" является третьим информационным входом первого четырехвходового логического элемента "И", информационный выход которого является первым информационным входом логического элемента "ИЛИ", информационный выход второго четырехвходового логического элемента "И" является вторым информационным входом логического элемента "ИЛИ", информационный выход которого является информационным выходом логического устройства.
Недостатком устройства-прототипа является возможность функционирования только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.
В аппаратуре передачи дискретной информации широко используются устройства, реализующие различные логические операции. Однако в ряде случаев для улучшения точности оценки необходимо производить вычисления с использованием аналоговых значений. В этом случае возникает необходимость разработки дискретно-аналогового устройства, оперирующего как дискретными, так и аналоговыми значениями.
Технической задачей, на решение которой направлено предлагаемое устройство, является расширение функциональных возможностей устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.
Поставленная задача решается с помощью предлагаемого устройства, содержащего первый, второй, третий, четвертый информационные входы и информационный выход, дополнительно введены дополнительный информационный вход, первый, второй, третий и четвертый аналоговые вычитатели, первый, второй, третий, четвертый, пятый, шестой и седьмой аналоговые перемножители, аналоговый сумматор. Дополнительный информационный вход устройства в параллель соединен с первым информационным входом первого, второго и третьего аналоговых вычитателей. Первый информационный вход устройства в параллель соединен с вторым информационным входом первого аналогового вычитателя и с вторым информационным входом четвертого аналогового перемножителя. Второй информационный вход устройства является вторым информационным входом второго аналогового вычитателя. Третий информационный вход устройства в параллель соединен с вторым информационным входом третьего аналогового вычитателя и с вторым информационным входом пятого аналогового перемножителя. Четвертый информационный вход устройства в параллель соединен с вторым информационным входом третьего аналогового перемножителя и с вторым информационным входом шестого аналогового перемножителя. Информационный выход первого аналогового вычитателя соединен с первым информационным входом первого аналогового перемножителя. Информационный выход второго аналогового вычитателя в параллель соединен с вторым информационным входом первого аналогового перемножителя и с первым информационным входом четвертого аналогового перемножителя. Информационный выход третьего аналогового вычитателя соединен с вторым информационным входом второго аналогового перемножителя. Информационный выход первого аналогового перемножителя соединен с первым информационным входом второго аналогового перемножителя, информационный выход которого соединен с первым информационным входом третьего аналогового перемножителя, информационный выход которого в параллель соединен с первым информационным входом аналогового сумматора и с первым информационным входом седьмого аналогового перемножителя. Информационный выход четвертого аналогового перемножителя соединен с первым информационным входом пятого аналогового перемножителя, информационный выход которого соединен с первым информационным входом шестого аналогового перемножителя, информационный выход которого в параллель соединен с вторым информационным входом аналогового сумматора и с вторым информационным входом седьмого аналогового перемножителя, информационный выход которого соединен с вторым информационным входом четвертого аналогового вычитателя. Информационный выход аналогового сумматора соединен с первым информационным входом четвертого аналогового вычитателя, информационный выход которого является информационным выходом устройства.
Для получения дискретно-аналогового устройства необходимо заменить логические операции, соответствующими им аналоговыми. Схемы аналоговых элементов, которые использованы в устройстве, известны и приведены в книге: А.А.Сикарев, О.Н.Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов". - М.: Радио и связь. 1983, стр.200, рис.7.11.
В таблице 1 представлены реализуемые логическая и аналоговая функции инверсии, а также таблицы истинности рассматриваемых устройств.
| Таблица 1 | ||||
| Логическое устройство | Аналоговое устройство | |||
| Наименование | Инвертор ("НЕ") | Аналоговый инвертор | ||
| Реализуемая функция | Отрицание (инверсия)  | y=1-х | ||
| Таблица истинности | х | У | х | у |
| 0 | 1 | 0 | 1 | |
| 1 | 0 | 1 | 0 | |
В таблице 2 представлены реализуемые логическая и аналоговая функции конъюнкции, а также таблицы истинности рассматриваемых устройств.
| Таблица 2 | ||||||
| Логическое устройство | Аналоговое устройство | |||||
| Наименование | Конъюнктор ("И") | Аналоговый конъюнктор | ||||
| Реализуемая функция | Конъюнкция y=x1 x2 | y=x 1x2 | ||||
| Таблица истинности | x1 | x2 | y | x1 | x2 | y |
| 0 | 0 | 0 | 0 | 0 | 0 | |
| 0 | 1 | 0 | 0 | 1 | 0 | |
| 1 | 0 | 0 | 1 | 0 | 0 | |
| 1 | 1 | 1 | 1 | 1 | 1 | |
В таблице 3 представлены реализуемые логическая и аналоговая функции дизъюнкции, а также таблицы истинности рассматриваемых устройств.
| Таблица 3 | ||||||
| Логическое устройство | Аналоговое устройство | |||||
| Наименование | Дизъюнктор ("ИЛИ") | Аналоговый дизъюнктор | ||||
| Реализуемая функция | Дизъюнкция y=х1 +х2 | y=х 1+х2-х1х 2 | ||||
| Таблица истинности | x1 | x2 | y | x1 | x 2 | y |
| 0 | 0 | 0 | 0 | 0 | 0 | |
| 0 | 1 | 1 | 0 | 1 | 1 | |
| 1 | 0 | 1 | 1 | 0 | 1 | |
| 1 | 1 | 1 | 1 | 1 | 1 | |
Таким образом, заменяя логические операции соответствующими аналоговыми, получим аналоговое устройство, оперирующее с аналоговыми значениями.
Аналоговое устройство реализует функцию:
Y'=D'(1-C')(1-B')(1-A')+D'C'(1-B')A'-D'(1-C')(1-B')(1-A')D'C'(1-B')A', где Y', А', В', С', D' - аналоговые значения.
В таблице 4 представлена таблица истинности предлагаемого устройства.
| Таблица 4 | ||||
| D' | С' | В' | А' | Y' |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 |
Указанная новая совокупность признаков заявленного дискретно-аналогового устройства за счет замены логических элементов соответствующими им арифметическими, позволяет расширить функциональные возможности устройства, как видно из таблицы 4, за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.
Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявленного устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".
Предложенное устройство изображено на фиг.1, на которой представлена структурная схема дискретно-аналогового устройства.
Дискретно-аналоговое устройство состоит из первого, второго, третьего и четвертого аналоговых вычитателей 1.1, 1.2, 1.3, 1.4 соответственно, первого, второго, третьего, четвертого, пятого, шестого и седьмого аналоговых перемножителей 2.1, 2.2, 2.3, 2.4, 2.5, 2.6, 2.7 соответственно, аналогового сумматора 3.
Дополнительный информационный вход "1"- в параллель соединен с первым информационным входом первого, второго и третьего аналоговых вычитателей 1.1, 1.2, 1.3 соответственно, первый информационный вход А' устройства в параллель соединен с вторым информационным входом первого аналогового вычитателя 1.1 и с вторым информационным входом четвертого аналогового перемножителя 2.4, второй информационный вход В' устройства является вторым информационным входом второго аналогового вычитателя 1.2, третий информационный вход С' устройства в параллель соединен с вторым информационным входом третьего аналогового вычитателя 1.3 и с вторым информационным входом пятого аналогового перемножителя 2.5, четвертый информационный вход D ' устройства в параллель соединен с вторым информационным входом третьего аналогового перемножителя 2.3 и с вторым информационным входом шестого аналогового перемножителя 2.6, информационный выход первого аналогового вычитателя 1.1 соединен с первым информационным входом первого аналогового перемножителя 2.1, информационный выход второго аналогового вычитателя 1.2 в параллель соединен с вторым информационным входом первого аналогового перемножителя 2.1 и с первым информационным входом четвертого аналогового перемножителя 2.4, информационный выход третьего аналогового вычитателя 1.3 соединен с вторым информационным входом второго аналогового перемножителя 2.2, информационный выход первого аналогового перемножителя 2.1 соединен с первым информационным входом второго аналогового перемножителя 2.2, информационный выход которого соединен с первым информационным входом третьего аналогового перемножителя 2.3, информационный выход которого в параллель соединен с первым информационным входом аналогового сумматора 3 и с первым информационным входом седьмого аналогового перемножителя 2.7, информационный выход четвертого аналогового перемножителя 2.4 соединен с первым информационным входом пятого аналогового перемножителя 2.5, информационный выход которого соединен с первым информационным входом шестого аналогового перемножителя 2.6, информационный выход которого в параллель соединен с вторым информационным входом аналогового сумматора 3 и с вторым информационным входом седьмого аналогового перемножителя 2.7, информационный выход которого соединен с вторым информационным входом четвертого аналогового вычитателя 1.4, информационный выход аналогового сумматора 3 соединен с первым информационным входом четвертого аналогового вычитателя 1.4, информационный выход которого является информационным выходом Y' устройства.
Первый, второй, третий и четвертый аналоговые вычитатели 1.1, 1.2, 1.3, 1.4 соответственно, предназначены для вычитания значений сигналов, поступающих на их входы.
Первый, второй, третий, четвертый, пятый, шестой, седьмой аналоговые перемножители 2.1, 2.2, 2.3, 2.4, 2.5, 2.6, 2.7 соответственно, предназначены для перемножения аналоговых значений сигналов, поступающих на их входы.
Аналоговый сумматор 3 предназначен для суммирования поступающих на его входы сигналов.
Заявленное дискретно-аналоговое устройство работает следующим образом. Аналоговые значения (единица или ноль), либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый А', второй В', третий С' и четвертый D' информационные входы дискретно-аналогового устройства. На дополнительный информационный вход "1" дискретно-аналогового устройства поступает сигнал с уровнем логической единицы. В первом аналоговом вычитателе 1.1 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" дискретно-аналогового устройства, значения сигнала, поступающего на первый информационный вход А' дискретно-аналогового устройства. Во втором аналоговом вычитателе 1.2 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" дискретно-аналогового устройства, значения сигнала, поступающего на второй информационный вход В' дискретно-аналогового устройства. В третьем аналоговом вычитателе 1.3 производится вычитание из сигнала, поступающего на дополнительный информационный вход " 1" дискретно-аналогового устройства, значения сигнала, поступающего на третий информационный вход С' дискретно-аналогового устройства. В первом аналоговом перемножителе 2.1 производится перемножение разностного сигнала, поступающего с информационного выхода первого аналогового вычитателя 1.1 с информационным сигналом, поступающим с информационного выхода второго аналогового вычитателя 1.2. Во втором аналоговом перемножителе 2.2 производится перемножение сигналов, поступающих с информационного выхода первого аналогового перемножителя 2.1 с сигналом, поступающим с информационного выхода третьего аналогового вычитателя 1.3. В третьем аналоговом перемножителе 2.3 производится перемножение сигналов, поступающих с информационного выхода второго аналогового перемножителя 2.2 с сигналом, поступающим с четвертого информационного входа D' дискретно-аналогового устройства. В четвертом аналоговом перемножителе 2.4 производится перемножение сигналов, поступающих с информационного выхода второго аналогового вычитателя 1.2 с сигналом, поступающим с первого информационного входа А' дискретно-аналогового устройства. В пятом аналоговом перемножителе 2.5 производится перемножение сигналов, поступающих с информационного выхода четвертого аналогового перемножителя 2.4 с сигналом, поступающим с третьего информационного входа С' дискретно-аналогового устройства. В шестом аналоговом перемножителе 2.6 производится перемножение сигналов, поступающих с информационного выхода пятого аналогового перемножителя 2.5 с сигналом, поступающим с четвертого информационного входа D' дискретно-аналогового устройства. В седьмом аналоговом перемножителе 2.7 производится перемножение сигналов, поступающих с информационного выхода шестого аналогового перемножителя 2.6 с сигналом, поступающим с информационного выхода третьего аналогового перемножителя 2.3. В аналоговом сумматоре 3 производится суммирование сигналов, поступающих с информационного выхода шестого аналогового перемножителя 2.6 с сигналом, поступающим с информационного выхода третьего аналогового перемножителя 2.3. В четвертом аналоговом вычитателе 1.4 производится вычитание из сигнала, поступающего с информационного выхода аналогового сумматора 3 сигнала, поступающего с информационного выхода седьмого аналогового перемножителя 2.7. Разностный сигнал поступает на информационный выход четвертого аналогового вычитателя 1.4, являющийся информационным выходом Y' дискретно-аналогового устройства.
Класс G06G7/12 устройства для выполнения вычислительных операций, например усилители, специально предназначенные для этих целей
Класс H03K19/20 отличающиеся по реализуемой логической операции, например схемы "И", "ИЛИ", "НЕ-ИЛИ", "НЕ"
Класс G06F7/575 основные арифметико-логические устройства, те устройства, способные избирательно производить как сложение и вычитание, так и одну или несколько логических операций, с использованием, по меньшей мере частично, одной и той же схемы
