ранговый селектор
Классы МПК: | G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин |
Автор(ы): | Андреев Дмитрий Васильевич (RU) |
Патентообладатель(и): | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU) |
Приоритеты: |
подача заявки:
2005-06-07 публикация патента:
27.09.2006 |
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r {1,...,n+1} с помощью меньшего количества периодов импульсного сигнала настройки. Устройство содержит n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент "MIN", элемент "МАХ" и булевый инвертор. 2 ил., 1 табл.
Формула изобретения
Ранговый селектор, содержащий n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент MIN, элемент МАХ и булевый инвертор, причем в каждом реляторе первый и второй входы элемента MIN соединены соответственно с входом размыкающего ключа и выходом первого устройства выборки/хранения, информационный вход которого соединен с вторым входом элемента МАХ, подключенного выходом к выходу релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента MIN, вторым входом элемента МАХ и входом управления замыкающего, размыкающего ключей, входом булевого инвертора, выход каждого предыдущего релятора соединен с вторым информационным входом последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого - (n+1)-го реляторов, отличающийся тем, что в каждом реляторе вход записи первого устройства выборки/хранения соединен с входом булевого инвертора, подключенного выходом к входу записи второго устройства выборки/хранения, информационный вход и выход которого соединены соответственно с выходом элемента MIN и входом замыкающего ключа, подсоединенного выходом к первому входу элемента МАХ.
Описание изобретения к патенту
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.
Известны ранговые селекторы (см., например, фиг.1 в описании изобретения к патенту РФ 2248041, кл. G 06 G 7/25, 2005 г.), которые выполняют селекцию из n+1 аналоговых сигналов х1 ,...,хn+1 сигнала х(r) любого заданного ранга r {1,...,n+1}, x(1)=min(x1,...,x n+1), ..., x(n+1)=max(x1,...,x n+1).
К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го (r {1,...,n+1}) ранга необходимо n+2-r периодов импульсного сигнала настройки.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2240598, кл. G 06 G 7/25, 2004 г.), который содержит n+1 реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r {1,...,n+1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная настройка, обусловленная тем, что для обеспечения селекции из n+1 аналоговых сигналов сигнала r-го {r {1,...,n+1}) ранга необходимо n+2-r периодов импульсного сигнала настройки.
Техническим результатом изобретения является упрощение настройки за счет обеспечения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r {1,...,n+1} с помощью меньшего количества периодов импульсного сигнала настройки.
Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n+1 реляторов, каждый из которых содержит объединенные выходами замыкающий и размыкающий ключи, два устройства выборки/хранения, элемент «MIN», элемент «МАХ» и булевый инвертор, причем в каждом реляторе первый и второй входы элемента «MIN» соединены соответственно с входом размыкающего ключа и выходом первого устройства выборки/хранения, информационный вход которого соединен с вторым входом элемента «МАХ», подключенного выходом к выходу релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента «MIN», вторым входом элемента «МАХ» и входом управления замыкающего, размыкающего ключей, входом булевого инвертора, выход каждого предыдущего релятора соединен с вторым информационным входом последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого - (n+1)-го реляторов, особенность заключается в том, что в каждом реляторе вход записи первого устройства выборки/хранения соединен с входом булевого инвертора, подключенного выходом к входу записи второго устройства выборки/хранения, информационный вход и выход которого соединены соответственно с выходом элемента «MIN» и входом замыкающего ключа, подсоединенного выходом к первому входу элемента «МАХ».
На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового селектора и временные диаграммы сигналов настройки.
Ранговый селектор содержит n+1 реляторов 11, ..., 1n+1. Каждый релятор содержит замыкающий и размыкающий ключи 21 и 22, первое и второе устройства выборки/хранения 31 и 32, элемент «MIN» 4, элемент «МАХ» 5 и булевый инвертор 6, причем вход записи, информационный вход и выход устройства 31 подключены соответственно к входу инвертора 6, второму входу элемента 5 и второму входу элемента 4, подсоединенного первым входом и выходом соответственно к входу ключа 22 и информационному входу устройства 3 2, вход записи и выход которого соединены соответственно с выходом инвертора 6 и входом ключа 21, подсоединенного выходом к выходу ключа 22 и первому входу элемента 5, выход которого является выходом релятора, первый, второй информационные и первый, второй управляющие входы которого соединены соответственно с первым входом элемента 4, вторым входом элемента 5 и входом управления ключей 21, 22, входом инвертора 6. Выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход релятора 1n+1 является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами реляторов 1 1, ..., 1n+1.
Работа предлагаемого рангового селектора осуществляется следующим образом. На первые информационные входы реляторов 11, ..., 1n+1 подаются подлежащие обработке аналоговые сигналы (напряжения) х1 , ..., хn+1 соответственно; на втором информационном входе релятора 11 фиксируется опорное напряжение х min<х1,...,хn+1, на первый, второй настроечные входы селектора подаются соответственно цифровые сигналы y1, y2 {0, 1} (фиг.2). Если y1=1 (y1=0), то ключ 21 замкнут (разомкнут), а ключ 22 разомкнут (замкнут). При y2=1 (y2=0) устройства 31 и 32 работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 4 и 5 воспроизводят базовые операции бесконечнозначной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (max), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжение на выходе релятора 1i ( ) будет определяться рекуррентным выражением
где символами и · обозначены соответственно операции max и min;
есть номер момента времени tj. (фиг.2); W0j=xmin, Длительность половины периода Т сигнала y2 должна удовлетворять условию 0,5T> t, где t= (n+1), а есть длительность задержки, вносимой элементом 5. В представленной ниже таблице приведены значения выражения (1) при n=3.
W11=x1 | W21=x 1 x2 | W 31=x1 x2 x3 | W 41=x1 x2 x3 x4 |
W 12=xmin | W 22=x1x2 | W32=x1 x2 x1x2 x1x3 x2x3 | W42=x1x 2 x1x3 x1x4 x2x3 x2x4 x3x4 |
W13=x min | W23=x min | W33=x 1x2x3 | W43=x1x 2x3 x1x2x 4 x1x3x 4 x2x3x 4 |
W14 =xmin | W 24=xmin | W 34=xmin | W 44=x1x2x 3x4 |
С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для W(n+1)j:
где xk(n+2-j) ... xk(n+1) {x1,...,xn+1}; есть количество неповторяющихся БЛ-конъюнкций x k(n+2-j)...xk(n+1), определяемое как число сочетаний из n+1 по n+1-j. При j=n+1-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр.117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента х(r) заданного ранга r {1,...,n+1} в множестве {х1,...,хn+1 }(х(1)=min(x1,...,xn+1), ..., x(n+1)=max(x1,...,xn+1)). Таким образом, селектор (фиг.1) будет воспроизводить операцию
При этом согласно фиг.2 селекция из n+1 сигналов х1, ..., хn+1 сигнала х(r) (r {1,...,n+1}) осуществляется с помощью n+1-r периодов сигнала y2.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более простой по сравнению с прототипом настройкой, так как обеспечивает селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r {1,...,n+1} с помощью на единицу меньшего количества периодов импульсного сигнала настройки.
Класс G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин
реляторный модуль - патент 2518664 (10.06.2014) | |
аналоговый селектор - патент 2514786 (10.05.2014) | |
аналоговый логический элемент - патент 2514784 (10.05.2014) | |
функциональный формирователь - патент 2497190 (27.10.2013) | |
адресный идентификатор - патент 2491626 (27.08.2013) | |
реляторный модуль - патент 2491625 (27.08.2013) | |
амплитудный фильтр - патент 2491624 (27.08.2013) | |
аналоговый мультиплексор - патент 2490706 (20.08.2013) | |
реляторный модуль - патент 2490705 (20.08.2013) | |
реляторный модуль - патент 2490704 (20.08.2013) |