способ изготовления планарного силового моп транзистора

Классы МПК:H01L21/336 с изолированным затвором
Автор(ы):, ,
Патентообладатель(и):Московский государственный институт электронной техники (технический университет) (RU),
Государственное учреждение Научно-производственный комплекс "Технологический центр" МИЭТ (RU)
Приоритеты:
подача заявки:
2002-12-25
публикация патента:

Использование: в полупроводниковой силовой электронике. Техническим результатом изобретения является уменьшение сопротивления открытого транзистора, уменьшение входной емкости, увеличение пробивного напряжения стока планарного силового МОП транзистора, повышение воспроизводимости параметров прибора. Сущность изобретения: между истоковой диффузионной областью и подзатворной областью сформирована область с изолирующим окислом (локосом) и диффузионная область в подложке под изолирующим окислом (локосом) одного с истоком типа проводимости, создающая вместе с изолирующим окислом около стока структуру, фиксирующую длину канала под затвором между истоком и стоком и расстояние между сильнолегированными областями истока и стока вне зависимости от точности совмещения слоев фотомасок для формирования затвора, изолирующего окисла, истока и стока. 4 ил, 1 табл.

способ изготовления планарного силового моп транзистора, патент № 2239912

способ изготовления планарного силового моп транзистора, патент № 2239912 способ изготовления планарного силового моп транзистора, патент № 2239912 способ изготовления планарного силового моп транзистора, патент № 2239912 способ изготовления планарного силового моп транзистора, патент № 2239912

Формула изобретения

Способ изготовления планарного силового МОП транзистора, включающий формирование диффузионных областей истока, стока в кремниевой подложке с изолированным диэлектриком затвором, с изолирующим окислом (локосом) над частью слаболегированной области стока, отличающийся тем, что над частью диффузионной области истока, примыкающей к подзатворной области, изготавливается изолирующий окисел (локос) одновременно с формированием изолирующего окисла (локоса) над слаболегированной частью диффузионной области стока, а раздельное ионное легирование частей диффузионных областей стока и истока, примыкающих к подзатворной области, проводится до выращивания изолирующего окисла (локоса), так что длина канала определяется расстоянием между внутренними краями областей изолирующего окисла (локоса), а расстояние между сильно легированными областями истока и стока определяется положением внешних краев областей изолирующего окисла (локоса).

Описание изобретения к патенту

Предлагаемое изобретение относится к полупроводниковой силовой электронике, полупроводниковым приборам - униполярным транзисторам с полевым эффектом, создаваемым изолированным затвором.

Для обеспечения высокого пробивного напряжения силовые планарные МОП транзисторы изготавливаются с применением различной технологии формирования областей стока и истока. В работе [1] предлагается проводить сильную разгонку области стока, в патенте [2] предлагается вводить слаболегированные области по периметру стока, обладающие пинч-резисторным эффектом. В обоих этих случаях возникает трудность обеспечения точности совмещения затвора с краем пинч-резисторной области или сильно разогнанной области стока. Область истока самосовмещается с затвором при использовании поликремниевого затвора в качестве маски во время ионного легирования истока. Неточность совмещения затвора с областью стока, формируемой в независимом от затвора процессе, заставляет увеличивать длину канала, что увеличивает сопротивление открытого транзистора, а также приводит к разбросу основных параметров силового МОП транзистора - сопротивления открытого канала и пробивного напряжения закрытого транзистора.

Различные способы изготовления силовых планарных МОП транзисторов описаны в большом количестве статей, книг и патентов. В статье [3] описана самосовмещенная технология изготовления обычных, несиловых приборов. В статье [4] рассмотрено влияние уровня легирования подложки на пробивное напряжение. В статье [5] исследовано влияние применения самосовмещенной технологии на проводимость канала. В статье [6] оптимизирована технология изготовления структуры транзистора с пинч-резисторными областями по величине пробивного напряжения и проводимости планарных силовых МОП транзисторов. В статье [7] рассмотрен способ изготовления прибора с канавками под затвором. В статьях [8, 9] рассмотрены более подробно особенности формирования локального окисла в структуре силовых транзисторов и влияние размеров затвора на параметры прибора. В статье [10] рассмотрены вопросы совместимости технологии изготовления силовых транзисторов с КМОП технологией. В работе [11] определяются технологические особенности создания планарных силовых МОП транзисторов при смещении затвора относительно истока и стока. В работе [12] подробно рассмотрены современные способы изготовления силовых МОП транзисторов в зависимости от области их применения. В патентах [13-19] приводятся различные способы изготовления структуры планарных силовых МОП транзисторов для улучшения их параметров.

Наиболее близким аналогом, принятым нами за прототип, является высоковольтный прибор - униполярный транзистор с полевым эффектом, создаваемым изолированным затвором, и способ его изготовления [20]. В этом приборе по сравнению с ранее известными силовыми МОП транзисторами с областями локального толстого окисла (локоса) между стоком и затвором и слаболегированными областями (карманами) около истока и стока вводятся дополнительные операции легирования области под толстым окислом (локосом) около стока и под истоком, а для легирования стока вытравливается канавка. Предложенная в этом патенте структура прибора и способ его изготовления повышают пробивное напряжение, но слаболегированные области (карманы) около истока и стока формируются в отдельных фотолитографических операциях, поэтому рассовмещение фотошаблонов и уход размеров карманов при диффузионной разгонке примеси исключают возможность самосовмещения этих карманов с остальными областями структуры истоком, стоком и затвором. Неточность совмещения элементов структуры требует увеличения размеров элементов и не позволяет изготавливать приборы с малой длиной канала между истоком и стоком.

Цель изобретения - улучшение параметров планарных силовых МОП транзисторов: уменьшение сопротивления открытого транзистора, уменьшение входной емкости, увеличение пробивного напряжения стока планарного силового МОП-транзистора за счет создания способа изготовления структуры с самосовмещением затвора с истоком и со стоком. Полностью самосовмещенная технология позволяет также повысить воспроизводимость параметров прибора.

Суть изобретения состоит в том, что предлагается одновременно с формированием пинч-резисторной области стока (кармана) и изолирующего окисла (локоса) над пинч-резистором формировать область истока и изолирующий окисел над истоком. Затвор размещается над фиксированным зазором между двумя областями изолирующего окисла (локоса) самосовмещается с локосом, так что рассовмещение затвора и зазора между истоком и пинч-резистором не влияет на расположение истока и стока и величину расстояния между ними. Слаболегированные области истока и стока под изолирующим окислом (локосом) формируются с применением жесткой маски из нитрида кремния, которая также служит маской при выращивании локоса, что обеспечивает самосовмещение истока и стока с зазором. Области истока и стока, к которым осуществляются контакты, формируются на других внешних краях двух областей локоса. При этом входная емкость и длина канала определяются величиной зазора между областями локоса и не зависят от точности совмещения затвора с зазором между локосами. Положение истока и стока определяется положением локоса, а внешние края локоса фиксирует расстояние между сильнолегированными областями истока и стока относительно канала транзистора, расположенного в зазоре между локосами под затвором. Таким образом, обеспечивается полное самосовмещение всех элементов структуры МОП транзистора.

На фиг.1 представлена структура планарного силового МОП транзистора с самосовмещением всех областей в виде поперечного сечения, где силовой планарный МОП транзистор изготавливается на монокристаллической подложке (1) с главной поверхностью (2); управляющий электрод (3) изолирован от поверхности (2) подзатворным тонким диэлектриком (4) и двумя изолирующими толстыми диэлектриками (локосом) (5) и (6); первый проводящий электрод истока (7) находится на поверхности (2) и контактирует с истоковой диффузионной областью (8), расположенной в подложке; второй проводящий электрод стока (9) также находится на поверхности (2) над стоковой диффузионной областью (10), расположенной в подложке; третий проводящий электрод затвора (11) находится на поверхности управляющего электрода (3); под локосом (5) в подложке формируется диффузионная область (12) между истоковой областью (8) и диффузионной подзатворной областью (13), которая имеет одинаковый с подложкой тип проводимости и которая за счет повышенной концентрации примеси предотвращает смыкание объемных зарядов pn-переходов истока и стока; между областями (10) и (12) в подложке под локосом (6) формируется диффузионная область (14), имеющая одинаковый со стоковой диффузионной областью тип проводимости и за счет малого уровня легирования обладающая пинч-резисторным эффектом, за счет которого повышается пробивное напряжение стока закрытого транзистора и обеспечивается высокая проводимость транзистора в открытом состоянии.

Поэтапная последовательность операций формирования силового планарного МОП транзистора с полным самосовмещением всех элементов структуры на подложке р-типа проводимости дана на фиг.2, 3, где этапы А, Б, В, Г, Д обеспечивают изготовление указанных выше областей прибора:

A) Формирование диффузионных областей n-типа проводимости дополнительной области истока (12) и пинч-резистора (14) через фотомаски и используя маску из нитрида кремния.

Б) Формирование изолирующего толстого окисла (5) и (6) над областями (12) и (14). Изолирующий толстый окисел (локос) выращивается по методу LOCOS.

B) Ионное легирование подзатворной области р-типа проводимости (13), области n-типа проводимости истока (8) и n-типа проводимости стока (10) через отдельные фотомаски и используя в качестве дополнительной маски изолирующий окисел, ограничивающий область легирования.

Г) Формирование области подзатворного диэлектрика (4) и электрода затвора (3)

Д) Формирование омического контакта металла разводки (7), (9), (11) к истоку (8), к стоку (10), к затвору (3).

Планарный силовой МОП транзистор с высоким рабочим напряжением с полным самосовмещением представляет собой (см. топологию транзистора на фиг.4) кольцевую структуру с поликремниевым затвором восьмигранной формы (1); изолирующий окисел (локос) (2) располагается с двух сторон от затвора и под ними находятся пинч-резисторная область и исток; внутри кольца затвора находится р-n переход сток-подложка (3) с контактом в центре рисунка; вне кольца затвора располагается р-n переход исток - подложка с четырьмя контактами (4).

Планарные силовые МОП транзисторы с высоким рабочим напряжением для обеспечения работы на больших токах составляются из большого количества, например, из 5000 включенных в параллель отдельных транзисторов, представленных на фиг.3.

Ниже приведен пример маршрута изготовления быстродействующего планарного силового МОП транзистора на кремниевых подложках.

способ изготовления планарного силового моп транзистора, патент № 2239912 способ изготовления планарного силового моп транзистора, патент № 2239912

Фиксированное расстояние между двумя кольцами локоса, сформированными в одной операции обеспечивает высокую точность воспроизведения длины канала МОП транзистора, независимую от смещения поликремниевого затвора относительно локоса. При длине канала 3 мкм и неточности совмещения слоев поликремния и локоса 0,5 мкм предложенный способ изготовления планарного силового транзистора позволяет перейти на длину канала 2 мкм и, таким образом, в 1,5 раза уменьшить входную емкость и в 1,5 раза увеличить проводимость канала. Области сток и истока самосовмещаются с внешними краями локоса, что позволяет уменьшить на 20% зависимость разброса основных параметров транзисторов сопротивления открытого транзистора и пробивного напряжения закрытого транзистора - от рассовмещения с локосом фотомасок для формирования стока и истока.

Источники информации

1. H.Ballan, M.Declercq/ High voltage devices and circuits in standart CMOS technologies// Kluver academic publishers, Boston-London, 1999.

2. Патент США №005132753.

3. MOS field effect transistors formed by gate masked ion implantation / R.W.Bower, H.G.Dili, K.G.Aubuchon, S.A.Thompson // IEEE Trans. Electron Devices, 1968, vol.ED-15, p.757-761.

4. Влияние уровня легирования подложки на пробивное напряжение МОП транзистора/ Фудзимото.//Никкэй эрекутороникусу," 1978, №5, стр.1-8.

5. D.Ueda, H.Tagagi, G.Kano, "An ultra-low on-resistance power MOSFET fabrication by using a fully self-alligned process", IEEE Trans. Electron Devices, vol.ED-34., p.926-930, 1987.

6. A Complementary Pair of Planar-Power MOSFET's / T.Okabe, I.Yoshida, S.Ochi, S.Nishida, M.Nagata // IEEE Trans. Electron Devices, 1980, vol.ED-27, №2, p.334-339.

7. N.Fujishima, C.A.Salama, "A trench lateral power MOSFET using self-aligned trench bottom contact holes", "IEEE Trans. Electron Devices", vol.7, p.14.3.1, 1997.

8. Известия высших учебных заведений. Электроника. 2001 г., №3, стр.91-92/ Исследование влияния структуры пинч-резисторного пассивного канала на параметры МОП-транзисторов интеллектуальных силовых интегральных схем//М.А.Королев, Р.Д.Тихонов, А.В.Швец.

9. М.А.Королев, Р.Д.Тихонов, А.В.Швец/ Исследование влияния длины затвора над активным и пассивным каналами на параметры МОП транзисторов интеллектуальных силовых интегральных схем// Известия высших учебных заведений. Электроника, 2001 г., №5, стр.54-58.

10. E.M.S.Narayanan, G.A.J.Amaratunga, W.I.Milne, J.I.Humphrey, Q.Huang / Analysis of CMOS-Compatible Lateral Insulated Base Transistors// IEEE Trans. Electron Devices, vol.38, №7, p.1624-1632, 1991.

11. Блихер А.В./ Физика силовых биполярных и полевых тразисторов// М.: Мир, 1986.

12. D.A.Grant, J.Gowar/ Power MOSFETs theory and applications// John Wiley, New York, 1998.

13. Патент СССР №1828723 А3.

14. Европейский патент №0776048 А2.

15. Европейский патент №0780907 А2.

16. Международный патент №97/41604.

17. Международный патент №98/10470.

18. Патент Японии №2002057326 20020222.

19. Патент Японии №2002057327 20020222.

20. Патент США №20010011752 А1 – прототип.

Класс H01L21/336 с изолированным затвором

способ изготовления тонкопленочного транзистора -  патент 2522930 (20.07.2014)
способ изготовления полупроводникового прибора -  патент 2522182 (10.07.2014)
способ изготовления тонкопленочного транзистора -  патент 2515334 (10.05.2014)
способ изготовления транзисторной свч ldmos структуры -  патент 2515124 (10.05.2014)
способ изготовления силового полупроводникового прибора -  патент 2510099 (20.03.2014)
полупроводниковое устройство и способ его изготовления -  патент 2503085 (27.12.2013)
способ изготовления свч ldmos транзисторов -  патент 2498448 (10.11.2013)
способ изготовления мдп нанотранзистора с локальным участком захороненного изолятора -  патент 2498447 (10.11.2013)
способ изготовления подложки со структурой тонкопленочных транзисторов -  патент 2491678 (27.08.2013)
мощный свч ldmos транзистор и способ его изготовления -  патент 2473150 (20.01.2013)
Наверх