способ распределения времени центрального процессора между задачами в автоматизированных системах управления технологическими процессами

Классы МПК:G06F9/46 устройства для мультипрограммирования 
G06F9/48 инициирование программы; переключение программы, например, прерыванием
G06F9/50 Распределение ресурсов, например центрального процессора (ЦП)
Автор(ы):,
Патентообладатель(и):Всероссийский научно-исследовательский институт автоматики (RU)
Приоритеты:
подача заявки:
2001-07-05
публикация патента:

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами. Технический результат заключается увеличении производительности автоматических систем. Способ заключается в том, что приоритетность выполнения задач определяют на этапе проектирования системы и задают цикл последовательности переключения задач в соответствии с их приоритетностью, при этом на этапе выполнения в каждом такте цикла по прерыванию от таймера приостанавливают выполнение текущей задачи, контекст прерванной задачи запоминают и загружают контекст следующей задачи в соответствии с заданным циклом последовательности переключения задач, которая в данном такте цикла должна использовать центральный процессор. 4 ил.

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

Формула изобретения

Способ распределения времени центрального процессора между задачами в автоматизированных системах управления технологическими процессами при помощи файла управления планированием, основанный на распределении приоритетов выполнения задач, отличающийся тем, что приоритетность выполнения задач определяют на этапе проектирования системы и задают цикл последовательности переключения задач в соответствии с их приоритетностью, при этом на этапе выполнения в каждом такте цикла по прерыванию от таймера приостанавливают выполнение текущей задачи, контекст прерванной задачи запоминают и загружают контекст следующей задачи в соответствии с заданным циклом последовательности переключения задач, которая в данном такте цикла должна использовать центральный процессор.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления технологическими процессами (АСУ ТП).

Известны способы распределения времени центрального процессора (CPU) в многозадачных операционных системах (ОС) (см. А. Шоу. Логическое проектирование операционных систем. М.: Мир, 1981, с.243).

Как правило, в многозадачных операционных системах переключение задач осуществляется по прерываниям от таймера путем запоминания постоянно находящейся в оперативной памяти частью ОС (ядром ОС) контекста прерванной задачи и восстановления ядром ОС контекста очередной задачи. В ОС реального времени (РВ) общего назначения выбор очередной задачи, владеющей вычислительным ресурсом центрального процессора (CPU), осуществляется по определенному методу. Например, чистое разделение времени, когда каждой задаче выделяется определенный промежуток времени CPU - такт ОС, и задачи переключаются по истечении такта и срабатывании таймера последовательно, не имея преимуществ друг перед другом. Метод хорош своей простотой и детерминизмом, т.е. предсказуемостью.

Но за счет этого увеличивается дискретность системы, которая в данном случае определяется интервалом времени между двумя владениями CPU одной задачей, при этом в случае программного опроса внешних устройств могут быть потеряны данные (см. фиг.1). При увеличении количества задач дискретность системы может непомерно возрасти.

При использовании планирования переключения задач с помощью статических приоритетов задача с меньшим приоритетом не активизируется до тех пор, пока не выполнится задача с высшим приоритетом.

В системах АСУ ТП этот метод неприемлем, т.к. задачи циклические и не отдадут CPU менее приоритетным задачам никогда. В этом случае используют динамические приоритеты, т.е. с каждым тактом ОС приоритет задачи изменяется по определенному алгоритму. За счет этого возможно выполнение низкоприоритетных задач одновременно с высокоприоритетными. При использовании динамических приоритетов можно уменьшить дискретность системы, но при этом мы потеряем детерминизм, т.е. предсказуемость поведения системы. Также к недостаткам этого метода можно отнести потерю производительности системы за счет сложности алгоритмов выбора очередной задачи ядром ОС.

Существует метод кооперативного планирования переключения задач (Cooperative) (см. Компакт-диск ProSoft "Каталог продукции" №4.1. Раздел "On Time Informatik GmbH".). По этому методу каждая задача добровольно передает управление ядру ОС, когда она занята вводом/выводом или выполняет низкоприоритетные функции.

При применении этого метода требуется сложный (возможно, интуитивный) расчет мест вставки функций передачи управления ядру ОС, и существует возможность захвата всего процессорного времени одной задачей.

Наиболее близким к предложенному является способ, реализованный в операционной системе для встраиваемых приложений RTKernel 4.5 (см. Компакт-диск ProSoft "Каталог продукции" №4.1. Раздел "On Time Informatik GmbH"), в которой используются все вышеперечисленные методы планирования переключения задач.

Предложенное изобретение направлено на увеличение гибкости распределения времени CPU, что приводит к увеличению производительности, при высокой предсказуемости поведения и малой дискретности системы АСУ ТП.

Для этого в способе распределения времени центрального процессора между задачами в автоматизированных системах управления технологическими процессами, основанном на распределении приоритетов выполнения задач, приоритетность выполнения задач определяют на этапе проектирования системы и задают цикл последовательности переключения задач в соответствии с их приоритетностью, при этом на этапе выполнения, в каждом такте цикла по прерыванию от таймера приостанавливают выполнение текущей задачи, контекст прерванной задачи запоминают и загружают контекст следующей задачи в соответствии с заданным циклом последовательности переключения задач, которая в данном такте цикла должна использовать центральный процессор.

На фиг.1 показана временная диаграмма циклов ОС, на фиг.2 показана функциональная схема устройства для реализации способа, на фиг.3 показано распределение оперативной памяти устройства после загрузки системы, на фиг.4 показан один такт работы ОС по предлагаемому способу.

На временной диаграмме (см. фиг.1) обозначены:

Т1...Тn - такты ОС, выделенные задачам 1...n,

Ts - дискретность системы,

Тc - цикл ОС.

Устройство, реализующее способ (см. фиг.2), состоит из центрального процессора (CPU) - 1, оперативной памяти (RAM) - 2, таймера - 3.

Оперативная память (RAM) после загрузки системы (см. фиг.3) может быть распределена следующим образом: одна область оперативной памяти (RAM) занята задачами 1...N, другая область занята диспетчером задач и файлом управления, оставшаяся часть памяти свободна.

Сущность изобретения заключается в следующем. В многозадачных системах параллельность выполнения задач обеспечивается переключением областей памяти принадлежащим этим задачам с передачей управления на выбранную область (см. фиг.3). Переключение осуществляет специальная программа, входящая в ОС - диспетчер задач. Диспетчер активизируется по периодическим прерываниям от таймера (см. фиг.2). В системах АСУ ТП приоритетность выполнения задач определяется на этапе проектирования и известна заранее. В связи с этим предлагается определять последовательность распределения тактов ОС (т.е. времени CPU) (см. фиг.1) между задачами на этапе проектирования системы, в виде некоторого сценария. Другими словами, готовится файл управления, в котором расписан один цикл последовательности переключения задач диспетчером по прерываниям от таймера. То есть распределение вычислительного ресурса CPU происходит заранее, на этапе проектирования, а не вычисляется в процессе выполнения.

Один такт работы ОС по предлагаемому способу будет выглядеть следующим образом (см. фиг.4). По периодическому прерыванию от таймера приостанавливается выполнение текущей задачи, и управление передается диспетчеру задач, который запоминает в области памяти задачи адрес возврата в прерванную задачу и содержимое регистров процессора (контекст) прерванной задачи. Затем диспетчер считывает номер следующей задачи из файла управления и загружает из области памяти выбранной задачи контекст задачи с этим номером. Далее диспетчер передает управление по загруженному контексту, что эквивалентно продолжению выполнения прерванной в предыдущих тактах задачи с выбранным из файла управления номером, которая становится текущей. И такт повторяется.

Например, есть система из 4-х задач. Файл управления для чистого разделения времени будет выглядеть так: 1, 2, 3, 4, т.е. один такт ОС будет выделен первой задаче, затем второй, третьей, четвертой, затем снова первой, и т.д. Для увеличения приоритета задачи достаточно чаще указывать номер задачи в файле управления. Например, если нам нужно увеличить время владения CPU первой задачей в 3 раза, то файл управления будет выглядеть так: 1, 1, 1, 2, 3, 4. Такой же приоритет можно получить, используя такой файл управления: 1, 2, 1, 3, 1, 4, но при этом уменьшится дискретность системы для задачи 1, т.к. она прерывается не более чем на один такт ОС. Таким образом, мы можем получить заданную дискретность системы при высоком детерминизме. При таком подходе мы дополнительно освобождаем ядро ОС от сложных вычислений распределения времени CPU между задачами, т.е. уменьшаем загрузку CPU ядром ОС.

Можно подготовить несколько файлов управления. Например, задача диагностики в штатном режиме обычно имеет низкий приоритет - (1, 1, 1, 1, 1, 1, 2), где 1 - расчетная задача, 2 - задача диагностики. При обнаружении какой-либо неисправности мы можем форсировать задачу диагностики заменой файла управления на такой - (1, 2, 2, 1, 2, 2, 1, 2, 2), и после выяснения причин неисправности и устранения их (если это возможно) переключиться на штатный файл управления. Так же могут быть предусмотрены файлы управления для различных режимов работы системы, таких как запуск, сбойные ситуации, останов системы и т.п.

Таким образом, планирование переключения задач при помощи файла управления (сценария) позволит увеличить производительность системы путем уменьшения загрузки CPU ядром ОС при высоком детерминизме, малой дискретности и большой гибкости системы.

Класс G06F9/46 устройства для мультипрограммирования 

выполнение параллельного повторного хэширования хеш-таблицы для многопоточных приложений -  патент 2517238 (27.05.2014)
наборы планируемых заданий в планировщике -  патент 2510527 (27.03.2014)
сетевая вычислительная система -  патент 2502122 (20.12.2013)
способы и системы обмена данными -  патент 2475818 (20.02.2013)
способ и система для создания ит-ориентированных серверных сетевых приложений -  патент 2466450 (10.11.2012)
сетевое имя группы для виртуальных машин -  патент 2461050 (10.09.2012)
поддержка нескольких операционных систем в мультимедийных устройствах -  патент 2451989 (27.05.2012)
однородные регистровые среды с программируемой структурой -  патент 2449347 (27.04.2012)
способ и устройство формирования очереди потоков -  патент 2427029 (20.08.2011)
система и способ планирования активных заданий в операционной системе -  патент 2420792 (10.06.2011)

Класс G06F9/48 инициирование программы; переключение программы, например, прерыванием

управление скоростью, с которой обрабатываются запросы на прерывание, формируемые адаптерами -  патент 2526287 (20.08.2014)
способ выполнения изменения программы в режиме онлайн в системе автоматизации -  патент 2432604 (27.10.2011)
системы и способы двухрежимной виртуализации устройства реальных и идеализированных аппаратных устройств -  патент 2406113 (10.12.2010)
интегрирование высоконадежных функций в приложение посредством разложения приложения -  патент 2367006 (10.09.2009)
устройство и способ для выполнения данных -  патент 2364919 (20.08.2009)
система для обеспечения переходов между режимами работы устройства -  патент 2358309 (10.06.2009)
система для вызова привилегированной функции в устройстве -  патент 2342695 (27.12.2008)
способ переключения контекста вычислительного процесса при прерывании программы или переходе к подпрограмме -  патент 2340933 (10.12.2008)
способ переключения контекста задач и процедур в процессоре -  патент 2320002 (20.03.2008)
устройство переключения программ -  патент 2316044 (27.01.2008)

Класс G06F9/50 Распределение ресурсов, например центрального процессора (ЦП)

электронный блок управления, имеющий ядро, работающее в реальном масштабе времени и управляющее разбиением на разделы -  патент 2524570 (27.07.2014)
устройство обработки данных и способ переключения рабочей нагрузки между первой и второй компоновкой схем обработки -  патент 2520411 (27.06.2014)
способ координации множества датчиков -  патент 2510147 (20.03.2014)
способ контроля тупиковых ситуаций инфокоммуникационной системы и устройство для его осуществления -  патент 2509346 (10.03.2014)
хостинг и широковещательная передача виртуальных событий с использованием потоковой передачи интерактивного видео -  патент 2503998 (10.01.2014)
способ динамического контроля тупиковых ситуаций инфокоммуникационной системы и устройство для его осуществления -  патент 2502123 (20.12.2013)
система и способ видеокомпрессии для уменьшения влияния потери пакетов в канале связи -  патент 2493585 (20.09.2013)
иерархическая инфраструктура планирования резервирования ресурсов -  патент 2481618 (10.05.2013)
способ, система и устройство для определения активности ядра процессора и кэширующий агент -  патент 2465631 (27.10.2012)
способ и устройство для управления ресурсами в беспроводном устройстве -  патент 2460120 (27.08.2012)
Наверх