устройство оптимальной обработки сложных сигналов

Формула изобретения

Устройство оптимальной обработки сложных сигналов, содержащее генератор тактовых импульсов, счетчик, дециматор, многоотводную линию задержки, имеющую m отводов, образующих вертикальные шины матрицы, суммирующую линию задержки, n входов которой образуют горизонтальные шины матрицы, и nm взвешивающих элементов, входы которых подсоединены к вертикальным шинам матрицы, а выходы взвешивающих элементов подсоединены к горизонтальным шинам матрицы, причем первая горизонтальная шина матрицы соединена с выходом суммирующей линии задержки, являющимся выходом устройства, отличающееся тем, что введено постоянное запоминающее устройство, при этом первый вход дециматора, на который подается сигнал М-последовательностей, является входом устройства; второй, тактируемый вход дециматора соединен со вторым, тактируемым входом постоянного запоминающего устройства, с входом счетчика и с выходом генератора тактовых импульсов; кроме того, выход счетчика соединен шиной с первым, сигнальным входом постоянного запоминающего устройства, выход которого шиной соединен с третьим входом дециматора, выход которого соединен с входом многоотводной линии задержки.

Описание изобретения к патенту

Предлагаемое устройство относится к области радиосвязи и может найти применение в широкополосных системах связи, радиолокации, радионавигации.

Известны устройства оптимальной обработки сложных сигналов с большим по величине параметром F-T (F - полоса частот сигнала, Т - его длительность), содержащие обычно многоотводную линию задержки и взвешивающие элементы. При этом отводы линии задержки располагаются через интервал времени 1/2F, поэтому их количество должно быть равно 2FT. При больших значениях 2FT (порядка тысяч) техническая реализация подобных устройств затруднительна. Примером такого устройства может служить устройство по а. с. №723760.

При применении же ультразвуковых линий задержки, которые должны иметь большое количество преобразователей, в каждом из которых происходит значительное затухание сигнала, поэтому необходимо его усиление с целью компенсации этого затухания, в результате чего возникают фазовые искажения (см. устройство по а. с. №849438).

Для линии задержки на кольцевых магнитных носителях требуется также большое количество головок минимальных размеров (см. Андреев И.Н., Бондаренко B.C. и др. "Регулируемые линии задержки на магнитострикционном кристаллическом феррите". Электронная промышленность, 1983 г., вып. 8 (125), стр. 79).

Известны также многоотводные линии задержки с поверхностными акустическими волнами (МЛЗ ПАВ), но максимальное время задержки этих линий составляет 100 мкс, что является серьезным ограничением для применения согласованных фильтров на МЛЗ ПАВ (см. Варакин Л.Е. "Системы связи с шумоподобными сигналами", М., "Р и С", 1985 г., стр. 355-360).

Наиболее близким по технической сущности к заявляемому объекту является "Устройство оптимальной обработки сложных сигналов" по патенту №2004939, принятое за прототип.

На фиг.1 изображена функциональная схема устройства-прототипа, где приведены следующие обозначения:

1 - многоотводная линия задержки (МЛЗ);

2 - суммирующая линия задержки (СЛЗ);

3₁-3_n - взвешивающие элементы;

4 - счетчик;

5 - мультиплексор;

6 - делитель;

7₁-7_k - дециматоры;

8 - генератор тактовых импульсов;

9 - сумматор.

Устройство-прототип содержит последовательно соединенные генератор тактовых импульсов 8, делитель 6 и счетчик 4, выход которого соединен с управляемым входом мультиплексора 5, на сигнальный вход которого подается обрабатываемый данным устройством сигнал. Первый выход мультиплексора 5 подключен к первому входу сумматора 9, k других выходов мультиплексора 5 через соответствующие дециматоры 7 соединены соответственно с k входами сумматора 9. Управляемые входы дециматоров 7 соединены между собой и с выходом генератора тактовых импульсов 8. Выход сумматора 9 соединен с входом многоотводной линии задержки 1 и является первым из имеющихся m отводов этой МЛЗ 1. Кроме того, m отводов МЛЗ 1 образуют m вертикальных шин матрицы, к каждой из которых присоединены входы n взвешивающих элементов 3. Суммирующая линия задержки 2 имеет n входов, каждый из которых соединен с соответствующей горизонтальной шиной матрицы, к каждой из которых подключено m выходов взвешивающих элементов 3, причем первая горизонтальная шина матрицы соединена с выходом суммирующей линии задержки 2 и является выходом устройства.

Устройство-прототип работает следующим образом.

Фазоманипулированный сигнал базой Б, длительностью элемента и общей длительностью Т=Б подается на вход мультиплексора 5 и при работе с М-последовательностью основной структуры, т.е. той структуры, на которую настроен оптимальный фильтр, он подается с первого выхода мультиплексора 5 непосредственно на первый вход сумматора 9, с выхода которого сигнал поступает на вход МЛЗ 1.

При работе с М-последовательностью какой-либо другой структуры, отличной от основной, этот сигнал мультиплексором 5 коммутируется на вход одного из необходимых дециматоров 7₁-7_k, где осуществляется децимация по нужному коэффициенту децимации, т.е. перевод другой структуры М-последовательности в основную.

В качестве примера предположим, что оптимальный фильтр настроен на М-последовательность, имеющую структуру №3 (см. "Шумоподобные сигналы в системах передачи информации" под редакцией В.Б.Пестрякова., М.: Сов. Радио, 1973 г., стр. 113):

Cm = 5, которая имеет вид

1111101110001010110100001100100,

а на вход устройства поступила М-последовательность №1, которая имеет структуру:

1 1 1 1 1 0 0 0 1 1 0 1 1 1 0 1 0 1 0 0

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

0 0 1 0 0 1 0 1 1 0 0

21 22 23 24 25 26 27 28 29 30 31

Внизу, под символами структуры, поставлены номера по порядку следования символов этой структуры.

Проведем децимацию с коэффициентом q=3, т.е. будем выписывать символы М-последовательности №1 через два символа. Тогда получим:

1 1 0 1 1 1 0 0 0 1 0 1 0 1 1 0 1 0 0 0

1 4 7 10 13 16 19 22 25 28 31 3 6 9 12 15 18 21 24 27

0 1 1 0 0 1 0 0 1 1 1

30 2 5 8 11 14 17 20 23 26 29

Внизу, под символами, поставлены цифры, показывающие последовательность выписывания символов.

Видно, что при децимации последовательности №1 по коэффициенту децимации q=3 получили последовательность №3, сдвинутую на двадцать восемь символов.

Время, через которое производится коммутация входного сигнала на вход того или другого дециматора 7, определяется коэффициентом деления делителя 6, на вход которого подаются тактовые импульсы с генератора тактовых импульсов 8. С выхода делителя 6 импульсы поступают на счетчик 4, который параллельным кодом управляет процессом переключения мультиплексора 5. Тактирование дециматоров 7 осуществляется тактовыми импульсами, подаваемыми с генератора 8. С выхода сумматора 9 сигнал, имеющий постоянную структуру, поступает на вход m - отводной линии задержки 1, отводы которой располагаются через время n, где величина n определяется из соотношения

Б=mn=2FТ

Напряжение с первого отвода линии задержки 2 (без задержки) поступает на n взвешивающих элементов 3, коэффициенты передачи которых равны значениям

₀, ₁, ₂,..., _n-1

Аналогично, напряжение со второго отвода линии задержки 2 (задержанное на время n•) поступает на n взвешивающих элементов 3, коэффициенты передачи которых равны значениям

_n, _n+1, _n+2,..., _2n-1

Таким образом, схема включает n групп взвешивающих элементов 3, содержащих по m взвешивающих элементов 3, образуя суммирующую матрицу. Выходы взвешивающих элементов 3 объединяются внутри каждой группы и подключаются к соответствующим входам суммирующей линии задержки 2, причем задержка сигнала в СЛЗ 2 между соседними отводами, являющимися в то же время соседними входами СЛЗ 2, равна .

Входное напряжение, взвешенное со значениями ₀, поступает непосредственно на выход устройства.

Входное напряжение, взвешенное со значениями ₁, ₂,..., _n-1, поступает на выход устройства с задержкой соответственно

, 2,..., (n-1)

Входное напряжение, взвешенное со значениями _n, _n+1, _n+2,..., _2n-1, поступает на выход устройства с задержкой соответственно

, (n+1),..., (2n-1)

Напряжения на выходе устройства в моменты времени, отстоящие на , будут иметь следующий вид

U_вых(0)=U_вx(0)₀;

U_вых()=U_вx()₀+U_вх(0)₀;

U_вых(k)=U_вx()₀+U_вx[(k-1)₀+... +U_вx(k)_к-1+U_вх(0)_к,

где k -количество структур.

Таким образом, устройство-прототип производит оптимальную обработку k различных структур сигналов.

На фиг.2 показан пример построения суммирующей линии задержки 2, в которой использованы сумматоры 2.2 и линии задержки 2.1, на время =1/2F, включенные последовательно через сумматоры 2.2. Входы Вх.1, Вх.2, Вх.3,..., Вх.n суммирующей линии задержки 2 соединены с соответствующими горизонтальными шинами матрицы n взвешивающих элементов 3.

Недостатком устройства-прототипа является то, что для обработки k структур сигнала необходимо иметь k дециматоров, что ограничивает возможность приема и обработки многоструктурных сигналов.

Для устранения указанного недостатка в устройство оптимальной обработки сложных сигналов, содержащее генератор тактовых импульсов, счетчик, дециматор, многоотводную линию задержки, имеющую m отводов, образующих вертикальные шины матрицы, суммирующую линию задержки, n входов которой образуют горизонтальные шины матрицы, и n•m взвешивающих элементов, входы которых подсоединены к вертикальным шинам матрицы, а выходы взвешивающих элементов подсоединены к горизонтальным шинам матрицы, причем первая горизонтальная шина матрицы соединена с выходом суммирующей линии задержки, являющимся выходом устройства, введено постоянное запоминающее устройство, при этом первый вход дециматора, на который подается сигнал М-последовательностей, является входом устройства; второй, тактируемый вход дециматора соединен со вторым тактируемым входом постоянного запоминающего устройства, с входом счетчика и с выходом генератора тактовых импульсов. Кроме того, выход счетчика соединен шиной с первым сигнальным входом постоянного запоминающего устройства, выход которого шиной соединен с третьим входом дециматора, выход которого соединен с входом многоотводной линии задержки.

На фиг.3 изображена функциональная схема предлагаемого устройства, где приведены следующие обозначения:

1 - многоотводная линия задержки (МЛЗ);

2 - суммирующая линия задержки (СЛЗ);

3 - взвешивающие элементы;

4 - генератор тактовых импульсов;

5 - дециматор;

6 - постоянное запоминающее устройство (ПЗУ);

7 - счетчик.

Предлагаемое устройство имеет следующие функциональные связи.

Выход генератора тактовых импульсов 4 соединен со вторым тактируемым входом дециматора 5, со вторым тактируемым входом ПЗУ 6 и входом счетчика 7; выход счетчика 7 шиной соединен с первым сигнальным входом ПЗУ 6, выход которого шиной соединен с третьим входом дециматора 5, первый вход которого является входом устройства; выход дециматора 5 соединен с входом МЛЗ 1 и первой вертикальной шиной матрицы. Многоотводная линия задержки 1 имеет m отводов, которые образуют m вертикальных шин матрицы, причем первый отвод является входом этой МЛЗ 1; к каждой из m вертикальных шин подключены входы n взвешивающих элементов 3. Суммирующая линия задержки 2 имеет n входов, каждый из которых соединен с соответствующей горизонтальной шиной матрицы. К каждой горизонтальной шине матрицы подключено m выходов взвешивающих элементов 3, причем первая горизонтальная шина матрицы соединена с выходом СЛЗ 2 и является выходом устройства.

Работает предлагаемое устройство следующим образом.

Фазоманипулированный сигнал базой Б, длительностью элемента и общей длительностью Т=Б подается на вход дециматора 5 и при работе с М-последовательностью основной структуры, т.е. той структуры, на которую настроен оптимальный фильтр, он поступает на оптимальный фильтр без преобразования в дециматоре 5, т.к. коэффициент децимации q=1.

При работе с М-последовательностью какой-либо другой структуры, отличной от основной, этот сигнал подвергается децимации по нужному коэффициенту q в дециматоре 5, т.е. происходит перевод другой структуры М-последовательности в основную (пример децимации приведен в описании устройства-прототипа).

Тактирование дециматора 5 осуществляется тактовыми импульсами, подаваемыми с генератора тактовых импульсов 4. С выхода дециматора 5 сигнал М-последовательности всегда одной и той же структуры, на которую настроен оптимальный фильтр, поступает на вход m-отводной линии задержки 1, отводы которой располагаются через время n, где величина n определяется из соотношения

Б=mn=2FТ

Напряжение с первого отвода МЛЗ 1 (без задержки) поступает на взвешивающе элементы 3, коэффициенты передачи которых равны значениям

₀, ₁, ₂,..., _n-1

Аналогично, напряжение со второго отвода МЛЗ 1 (задержанное на время n) поступает на взвешиваюшие элементы 3, коэффициенты передачи которых равны значениям

_n, _n+1, _n+2,..., _2n-1

Таким образом, схема включает n групп взвешивающих элементов 3, содержащих по m взвешивающих элементов 3, образуя суммирующую матрицу. Выходы взвешивающих элементов 3 объединяются внутри каждой группы и подключаются к соответствующим входам суммирующей линии задержки 2, причем задержка сигнала в СЛЗ 2 между соседними отводами, являющимися в то же время соседними входами СЛЗ 2, равна .

Входное напряжение, взвешенное со значением ₀, поступает непосредственно на выход устройства.

Входное напряжение, взвешенное со значениями ₁, ₂,..., _n-1, поступает на выход устройства с задержкой соответственно

, 2,...,(n-1)

Входное напряжение, взвешенное со значениями _n, _n+1, _n+2,..., _2n-1, поступает на выход устройства с задержкой соответственно

n, (n+1),..., (2n-1)

Напряжения на выходе устройства в моменты времени, отстоящие на , будут иметь следующий вид:

U_вых(0)=U_вx(0)₀;

U_вых()=U_вx()₀+U_вx(0)₁;

U_вых(k)=U_вx(k)₀+U_вx[(k-1)]₁+... +U_вx(k)_k-1+U_вх(0)_k,

где k - количество структур.

Таким образом, предлагаемое устройство производит оптимальную обработку сигналов k различных структур при использовании только одного дециматора.

На фиг.4 изображена функциональная схема одного из возможных вариантов выполнения дециматора 5, где приведены следующие обозначения:

5.1 - первый коммутатор;

5.2 - первое оперативное запоминающее устройство (ОЗУ);

5.3 - второе оперативное запоминающее устройство (ОЗУ);

5.4 - второй коммутатор;

5.5 - триггер;

5.6, 5.7 - третий и четвертый коммутаторы;

5.8 - делитель частоты;

5.9, 5.12 - первый и второй счетчики;

5.10 - регистр;

5.11 - умножитель частоты;

5.13 - схема совпадения;

5.14 - схема И.

Дециматор имеет следующие функциональные связи. Первый выход первого коммутатора 5.1, первый вход которого одновременно является входом дециматора 5 и входом устройства, соединен с первым входом первого ОЗУ 5.2, выход которого соединен с первым входом второго коммутатора 5.4; второй выход первого коммутатора 5.1 соединен с первым входом второго ОЗУ 5.3, выход которого соединен со вторым входом второго коммутатора 5.4, выход которого является выходом дециматора 5. Выход первого счетчика 5.9 шиной соединен с первым входом третьего коммутатора 5.6, выход которого шиной соединен со вторым входом второго ОЗУ 5.3. Выход умножителя частоты 5.11 соединен с первым входом второго счетчика 5.12, выход которого шиной соединен с первым входом схемы совпадения 5.13 и с первым входом регистра 5.10, выход которого шиной соединен с первым входом четвертого коммутатора 5.7, выход которого шиной соединен со вторым входом первого ОЗУ 5.2. Второй вход схемы совпадения 5.13, являющийся третьим входом дециматора 5, шиной соединен с выходом постоянного запоминающего устройства 6 (см. фиг.3). Выход схемы совпадения 5.13 соединен со вторым входом регистра 5.10 и с первым входом схемы И 5.14, выход которой соединен со вторым входом второго счетчика 5.12. Первый прямой выход триггера 5.5 соединен со вторым входом первого коммутатора 5.1, с четвертым входом первого ОЗУ 5.2, с третьим входом второго ОЗУ 5.3 и со вторым синхронизирующим входом третьего коммутатора 5.6. Второй инверсный выход триггера 5.5 соединен со вторым синхронизирующим входом четвертого коммутатора 5.7, с третьим входом второго коммутатора 5.4, с третьим входом первого ОЗУ 5.2 и с четвертым входом второго ОЗУ 5.3. Выход генератора тактовых импульсов 4, являющийся также вторым тактируемым входом дециматора 5 (см. фиг.3), соединен с входом первого счетчика 5.9, входом умножителя частоты 5.11, вторым входом схемы И 5.14 и с входом делителя частоты 5.8, выход которого соединен с входом триггера 5.5.

Дециматор работает следующим образом.

Элементы принимаемой М-последовательности через первый коммутатор 5.1 попеременно через интервал времени N/f, равный периоду М-последовательности, записывается поочередно в первое ОЗУ 5.2 и во второе ОЗУ 5.3. Во время записи в первое ОЗУ 5.2 происходит считывание из второго ОЗУ 5.3 и наоборот. Считываемая информация через второй коммутатор 5.4 поступает на выход дециматора 5. Фазы коммутации коммутаторов 5.1 и 5.4, а также управление режимами считывания и записи первого 5.2 и второго 5.3 ОЗУ определяются состоянием выходов триггера 5.5, на вход которого через делитель частоты 5.8 поступают импульсы тактовой частоты с генератора тактовых импульсов 4 (см. фиг.3). Тактовые импульсы также поступают на вход первого счетчика 5.9, с выхода которого параллельный двоичный код поступает на первый вход третьего коммутатора 5.6. На первый вход второго счетчика 5.12 поступают импульсы с частотой Nf с умножителя частоты 5.11, на вход которого поступают импульсы тактовой частоты с генератора тактовых импульсов 4 (см. фиг.3).

Параллельный двоичный код с выхода второго счетчика 5.12 поступает на первый вход схемы совпадения 5.13 и первый вход регистра 5.10, с выхода которого параллельный двоичный код поступает на первый вход четвертого коммутатора 5.7. На второй вход схемы совпадения 5.13 поступает индекс децимации q с выхода ПЗУ 6 (см. фиг.3) в виде двоичного кода; с выхода схемы совпадения 5.13 сигнал логической единицы поступает на второй вход регистра 5.10 и на первый вход схемы И 5.14, на второй вход которой поступают тактовые импульсы с генератора тактовых импульсов 4; с выхода схемы И сигнал поступает на второй вход второго счетчика 5.12, который также является входом сброса счетчика 5.12 в нулевое состояние. На вторые синхронизирующие входы третьего 5.6 и четвертого 5.7 коммутаторов сигнал поступает соответственно с первого прямого и второго инверсного выходов триггера 5.5. Выходы коммутаторов 5.6 и 5.7 являются вторыми входами второго 5.3 и первого 5.2 ОЗУ соответственно.

Таким образом, предлагаемая схема дециматора 5 позволяет формировать адреса первого 5.2 и второго 5.3 ОЗУ в соответствии с прореживанием входного сигнала по заданному коэффициенту децимации q.

Дециматор устройства-прототипа работает только с одним конкретным индексом децимации q. В предлагаемом устройстве дециматора 5 индекс децимации подается с постоянного запоминающего устройства 6 (см. фиг.3) в схему совпадения 5.13 в виде разрядов двоичной записи числа q.