способ изготовления полупроводникового прибора с низкой плотностью дефектов

Формула изобретения

Способ изготовления полупроводникового прибора с низкой плотностью дефектов, включающий формирование базовой, эмиттерной и коллекторной областей по эпитаксиально-планарной технологии и отжиг, отличающийся тем, что полупроводниковые структуры подвергаются обработке высокоэнергетичными магнитными полями в объеме пирамиды, в течение не менее 3 ч, а отжиг проводят при температуре 300-400^oС в течение 5-15 с.

Описание изобретения к патенту

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления приборов с низкой плотностью дефектов.

Известен способ уменьшения плотности дефектов полупроводникового прибора путем имплантации ионов бора, с энергией 350 кэВ, в полупроводниковую подложку с высокой плотностью дефектов [1]. В полупроводниковые приборы, изготовленные таким способом, вносятся дополнительные структурные нарушения, которые ухудшают параметры полупроводниковых приборов.

Известен способ уменьшения плотности дефектов, включающий отжиг при температуре 800^oС в течение 10 мин [2].

Недостатками этого способа являются:

- деградация параметров полупроводниковых приборов при высокотемпературном отжиге;

- невозможность его применения после формирования металлизации и контактных площадок полупроводникового прибора.

Целью изобретения является уменьшение плотности дефектов, в полупроводниковых приборах, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных.

Поставленная цель достигается тем, что в процессе производства полупроводниковых приборов, на любой стадии их изготовления, они подвергаются обработке высокоэнергетичными магнитными полями в объеме пирамиды, в течение не менее 3 ч, с последующим отжигом при температуре 300-400^oС в течение 5-15 с.

При воздействии магнитного поля в объеме и на поверхности полупроводниковой структуры уменьшаются дефекты, обуславливая улучшение параметров полупроводниковых приборов за счет снижения центров рекомбинации.

Отличительными признаками способа являются обработка высокоэнергетичными магнитными полями в объеме пирамиды и температурный режим процесса.

Технология способа состоит в следующем: после формирования базовой, эмиттерной и коллекторной областей по эпитаксиально-планарной технологии, полупроводниковые структуры обрабатывают высокоэнергетичными магнитными полями, в объеме пирамиды, в течение не менее 3 ч, а затем проводят отжиг при температуре 300-400^oС в течение 5-15 с.

По предлагаемому способу были обработаны изготовленные по принятой технологии полупроводниковые структуры.

Результаты обработки представлены в таблице.

Экспериментальные исследования показали, что выход годных полупроводниковых структур на партии пластин, сформированных в оптимальном режиме, увеличился на 23%.

Из анализа полученных данных следует, что способ позволяет, используя разработанную технологию, включающую обработку полупроводниковых структур, после формирования базовой, эмиттерной и коллекторной областей, высокоэнергетичными магнитными полями, в объеме пирамиды, в течение не менее 3 ч с последующим отжигом при температуре 300-400^oС в течение 5-15 с:

- снизить, почти на порядок, плотность дефектов в полупроводниковых структурах;

- обеспечить технологичность и легкую встраиваемость на любой стадии технологического процесса изготовления полупроводникового прибора;

- улучшить параметры полупроводникового прибора за счет снижения плотности дефектов;

- повысить процент выхода годных приборов.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Предложенный способ изготовления полупроводникового прибора с низкой плотностью дефектов, путем обработки их высокоэнергетичными магнитными полями в объеме пирамиды, в течение не менее 3 ч, с последующим отжигом при температуре 300-400^oС в течение 5-15 с, позволяет повысить процент выхода годных и улучшить надежность.

Источники информации

1. Полупроводниковый прибор с низкой плотностью дислокации. Патент 5068695 США, МКИ H 01 L 29/161.

2. Sakai Sh. , Lin Sh., Wada N., Takayuki Y., Masayoshi U. Dislocation reduction in the annealed undercut GaAs on Si. J. Appl. Phys. Lett., 1992, 60, 12, с.1480-1482.