устройство сложения с ускоренным переносом

Формула изобретения

1. Устройство сложения с ускоренным переносом, содержащее с первой по четвертую группы сумматоров, имеющих две разновидности: сумматор-формирователь сигнала возникновения переноса и сумматор-формирователь сигнала распространения переноса, каждый сумматор-формирователь сигнала возникновения переноса состоит из первого элемента 2И-НЕ, второго элемента, выполняющего функцию вида третьего элемента и четвертого элемента где здесь и далее переменные А, В, С, D, Е, F обозначают с первого по шестой входы элементов, входы первого элемента соответственно соединены с первым и вторым входами второго элемента и подключены к соответствующим входам разрядов суммируемых чисел, выход первого элемента является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента, выход третьего элемента соединен с первым входом четвертого элемента, второй вход которого вместе с первым входом третьего элемента подключен к выходу второго элемента, каждый сумматор-формирователь сигнала распространения переноса состоит из первого элемента 2ИЛИ-НЕ, второго элемента, выполняющего функцию вида третьего элемента и четвертого элемента входы первого элемента соответственно соединены с первым и вторым входами второго элемента и подключены к соответствующим входам разрядов суммируемых чисел, выход первого элемента является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента, выход третьего элемента соединен с первым входом четвертого элемента, второй вход которого вместе с первым входом третьего элемента подключен к выходу второго элемента, в каждом сумматоре первой группы второй вход третьего элемента и третий вход четвертого элемента соединены и подключены к соответствующему входу инверсии сигнала переноса из первой группы разрядов суммируемых чисел, выходы четвертых элементов сумматоров первой и второй групп являются выходами соответствующих разрядов суммы, отличающееся тем, что в каждом сумматоре-формирователе сигнала возникновения переноса второй группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида в каждом сумматоре-формирователе сигнала распространения переноса второй группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида в каждом сумматоре второй группы второй вход третьего элемента и третий вход четвертого элемента соединены и подключены к соответствующему входу инверсии сигнала переноса из второй группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента подключен к соответствующему входу инверсии сигнала распространения переноса второй группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу инверсии старшего сигнала переноса из первой группы разрядов суммируемых чисел, в каждом сумматоре-формирователе сигнала возникновения переноса третьей группы добавлены пятый элемент-инвертор и шестой элемент 2И-НЕ, первый вход которого соединен с первым входом третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из третьей группы разрядов суммируемых чисел, вход пятого элемента вместе со вторым входом шестого элемента подключены к соответствующему входу сигнала распространения переноса третьей группой разрядов суммируемых чисел, в каждом сумматоре-формирователе сигнала распространения переноса третьей группы добавлены пятый и шестой элементы 2И-НЕ, первый вход пятого элемента соединен с первым входом третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из третьей группы разрядов суммируемых чисел, второй вход пятого элемента вместе с первым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса третьей группой разрядов суммируемых чисел, второй вход шестого элемента подключен к выходу пятого элемента, в каждом сумматоре-формирователе сигнала возникновения переноса четвертой группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида добавлены пятый элемент 2И-НЕ и шестой элемент 3И-НЕ, первый вход которого подключен к первому входу третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из четвертой группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента, первым входом пятого элемента и вторым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса четвертой группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу старшего сигнала переноса из третьей группы разрядов суммируемых чисел, второй вход пятого элемента и третий вход шестого элемента соединены со входом старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел, в каждом сумматоре-формирователе сигнала распространения переноса четвертой группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида добавлены пятый и шестой элементы 3И-НЕ, первый вход пятого элемента подключен к первому входу третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из четвертой группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента, вторым входом пятого элемента и первым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса четвертой группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу старшего сигнала переноса из третьей группы разрядов суммируемых чисел, третий вход пятого элемента и второй вход шестого элемента соединены со входом старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел, а третий вход шестого элемента подключен к выходу пятого элемента, в каждом сумматоре третьей и четвертой групп добавлены седьмой элемент, выполняющий функцию вида и восьмой элемент - у которых первые, вторые и третьи входы соответственно соединены и подключены ко входам инверсий старших сигналов переноса из первой группы разрядов суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из второй группы разрядов суммируемых чисел, четвертый вход седьмого элемента соединен с выходом пятого элемента, четвертый, пятый и шестой входы восьмого элемента подключены к выходам шестого, седьмого и четвертого элементов соответственно, выход восьмого элемента является выходом соответствующего разряда суммы.

2. Устройство сложения с ускоренным переносом по п.1, отличающееся тем, что каждый элемент выполнен на транзисторах МДП-структуры с индуцированными каналами р- и n-типов проводимости, третьи элементы сумматоров второй и четвертой групп содержат по четыре МДП-транзистора р-типа и по четыре n-МДП транзистора, затворы которых по порядку подключены к первым-четвертым входам (А, В, С, D соответственно), седьмой элемент сумматоров третьей и четвертой групп содержит по четыре МДП-транзистора р- и n-типа, затворы которых в обратном порядке подключены к первому - четвертому входам, в третьем элементе каждого сумматора-формирователя сигнала возникновения переноса второй группы и в седьмом элементе каждого сумматора третьей и четвертой групп стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго и четвертого р-МДП-транзисторов, исток четвертого р-МДП-транзистора подключен к стоку третьего МДП-транзистора р-типа, исток которого вместе с истоком второго р-МДП-транзистора подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа соединен со стоками третьего и четвертого n-МДП-транзисторов, истоки которых вместе с истоком первого n-МДП-транзистора подключены к шине отрицательного напряжения питания, в третьем элементе каждого сумматора-формирователя сигнала распространения переноса второй группы стоки с первого по третий МДП-транзисторов р-типа и сток первого МДП-транзистора n-типа соединены и являются выходом элемента, исток третьего р-МДП-транзистора соединен со стоком четвертого МДП-транзистора р-типа, исток которого вместе с истоками первого и второго р-МДП транзисторов подключен к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоком второго n-МДП-транзистора, исток которого соединен со стоками третьего и четвертого МДП-транзисторов n-типа, истоки которых подключены к шине отрицательного напряжения питания, в третьем элементе каждого сумматора-формирователя сигнала возникновения переноса четвертой группы сток первого МДП-транзистора р-типа и стоки с первого по третий МДП-транзисторов n-типа соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоком второго р-МДП-транзистора, исток которого соединен со стоками третьего и четвертого МДП-транзисторов р-типа, истоки которых подключены к шине положительного напряжения питания, исток третьего n-МДП-транзистора соединен со стоком четвертого МДП-транзистора n-типа, исток которого вместе с истоками первого и второго n-МДП-транзисторов подключен к шине отрицательного напряжения питания, в третьем элементе каждого сумматора-формирователя сигнала распространения переноса четвертой группы стоки первого и второго р-МДП-, первого n-МДП-транзисторов соединены и являются выходом элемента, исток второго МДП-транзистора р-типа соединен со стоками третьего и четвертого р-МДП-транзисторов, истоки которых вместе с истоком первого р-МДП-транзистора подключены к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго и четвертого n-МДП-транзисторов, исток четвертого n-МДП-транзистора подключен к стоку третьего МДП-транзистора n-типа, исток которого вместе с истоком второго n-МДП-транзистора подключен к шине отрицательного напряжения питания, четвертые элементы сумматоров второй и четвертой групп содержат по пять МДП-транзисторов р-типа и по пять n-МДП-транзисторов, затворы которых по порядку подключены к первым - пятым входам (A, B, C, D, E соответственно), в четвертом элементе каждого сумматора-формирователя сигнала возникновения переноса второй группы стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго, третьего и четвертого р-МДП-транзисторов, исток четвертого р-МДП-транзистора подключен к стоку пятого МДП-транзистора р-типа, исток которого вместе с истоками второго и третьего р-МДП-транзисторов подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа подключен к стоку третьего n-МДП-транзистора, исток которого соединен со стоками четвертого и пятого n-МДП-транзисторов, истоки которых вместе с истоком первого n-МДП-транзистора подключены к шине отрицательного напряжения питания, в четвертом элементе каждого сумматора-формирователя сигнала распространения переноса второй группы стоки первого и второго МДП-транзисторов р-типа и сток первого МДП-транзистора n-типа соединены и являются выходом элемента, исток второго р-МДП-транзистора соединен со стоками третьего и пятого МДП-транзисторов р-типа, исток пятого р-МДП-транзистора соединен со стоком четвертого МДП-транзистора р-типа, исток которого вместе с истоками первого и третьего р-МДП-транзисторов подключен к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго, четвертого и пятого n-МДП-транзисторов, истоки четвертого и пятого МДП-транзисторов n-типа соединены со стоком третьего n-МДП-транзистора, исток которого вместе с истоком второго МДП-транзистора n-типа подключен к шине отрицательного напряжения питания, в четвертом элементе каждого сумматора-формирователя сигнала возникновения переноса четвертой группы стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго, четвертого и пятого р-МДП-транзисторов, истоки четвертого и пятого р-МДП-транзисторов подключены к стоку третьего МДП-транзистора р-типа, исток которого вместе с истоком второго р-МДП-транзистора подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа соединен со стоками третьего и пятого n-МДП-транзисторов, исток пятого МДП-транзистора n-типа соединен со стоком четвертого n-МДП-транзистора, исток которого вместе с истоками первого и третьего n-МДП-транзисторов подключен к шине отрицательного напряжения питания, в четвертом элементе каждого сумматора-формирователя сигнала распространения переноса четвертой группы стоки первого и второго р-МДП- и первого n-МДП-транзисторов соединены и являются выходом элемента, исток второго МДП-транзистора р-типа подключен к стоку третьего р-МДП-транзистора, исток которого соединен со стоками четвертого и пятого р-МДП-транзисторов, истоки которых вместе с истоком первого р-МДП-транзистора подключены к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго, третьего и четвертого n-МДП-транзисторов, исток четвертого n-МДП-транзистора подключен к стоку пятого МДП-транзистора n-типа, исток которого вместо с истоками второго и третьего n-МДП-транзисторов подключен к шине отрицательного напряжения питания, восьмой элемент каждого сумматора третьей и четвертой групп содержит по шесть МДП-транзисторов р- и n-типа, затворы которых по порядку подключены к первому - шестому входам (A, B, C, D, E, F соответственно), стоки четвертого и пятого МДП-транзисторов р-типа и стоки пятого и шестого МДП-транзисторов n-типа соединены и являются выходом элемента, исток четвертого р-МДП-транзистора соединен со стоками первого и третьего МДП-транзисторов р-типа, истоки первого и пятого р-МДП-транзисторов соответственно соединены со стоками второго и шестого МДП-транзисторов р-типа, истоки которых вместе с истоком третьего р-МДП-транзистора подключены к шине положительного напряжения питания, истоки пятого и шестого МДП-транзисторов n-типа соединены со стоками первого, второго и четвертого n-МДП-транзисторов, истоки первого и второго МДП-транзисторов n-типа соединены со стоком третьего n-МДП-транзистора, исток которого вместе с истоком четвертого МДП-транзистора n-типа подключен к шине отрицательного напряжения питания.

3. Конструкция устройства сложения с ускоренным переносом по п.1, отличающаяся тем, что каждый элемент выполнен в виде двух смежных продольными сторонами областей МДП-структур р- и n-типов проводимости, пересеченных поперек общими полосками затворов, разделяющими МДП-структуры на области истоков-стоков соответствующих типов проводимости, в конструкциях третьих элементов сумматоров второй и четвертой групп содержится по четыре полоски затворов, соединенных по порядку с первыми-четвертыми входами элементов, в конструкции седьмого элемента сумматоров третьей и четвертой групп содержится четыре полоски затворов, соединенных в обратном порядке с первым -четвертым входами элемента, у третьего элемента каждого сумматора-формирователя сигнала возникновения переноса второй группы и у седьмого элемента каждого сумматора третьей и четвертой групп крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-области истоков-стоков - крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания, у третьего элемента каждого сумматора-формирователя сигнала распространения переноса второй группы крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и р-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, а области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания, у третьего элемента каждого сумматора-формирователя сигнала возникновения переноса четвертой группы крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и n-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между третьей и четвертой полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине отрицательного напряжения питания, у третьего элемента каждого сумматора-формирователя сигнала распространения переноса четвертой группы область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-области истоков-стоков - крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания, в конструкциях четвертых элементов сумматоров второй и четвертой групп содержится по пять полосок затворов, соединенных по порядку с первыми - пятыми входами элементов, у четвертого элемента каждого сумматора-формирователя сигнала возникновения переноса второй группы крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а n-области истоков-стоков - крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине отрицательного напряжения питания, у четвертого элемента каждого сумматора-формирователя сигнала распространения переноса второй группы область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков - крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены n-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, а n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания, у четвертого элемента каждого сумматора-формирователя сигнала возникновения переноса четвертой группы крайняя со стороны первой полоски затворов р-область истока-стока и область истока-стока n-типа между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены р-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков - крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания, у четвертого элемента каждого сумматора-формирователя сигнала распространения переноса четвертой группы р-область истока-стока между первой и второй полосками затворов и крайняя со стороны первой полоски затвора область истока-стока n-типа соединены с выходом элемента, области истоков-стоков р-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков - крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине положительного напряжения питания, n-области истоков-стоков между первой и второй и между третьей и четвертой полосками затворов соединены, а n-области истока-стока между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине отрицательного напряжения питания, в конструкции восьмого элемента каждого сумматора третьей и четвертой групп содержится шесть полосок затворов, соединенных по порядку с первым - шестым входами элемента, область истока-стока р-типа между четвертой и пятой полосками затворов и n-область истока-стока между пятой и шестой полосками затворов соединены с выходом элемента, области истоков-стоков р-типа - крайняя со стороны первой подоски затворов и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны шестой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа - крайняя со стороны первой полоски затворов и между второй и третьей полосками затворов соединены, также соединены n-области истоков-стоков между первой и второй полосками затворов, между четвертой и пятой полосками затворов и крайняя со стороны шестой полоски затворов, n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания.

Описание изобретения к патенту

Изобретение относится к электронике и предназначено для использования в цифровых вычислительных устройствах.

Известны устройства, в которых сложение чисел выполняется поразрядно с помощью последовательной цепи сумматоров, см., например, Киносита К., Асада К. , Карацу О. Логическое проектирование СБИС: Пер. с япон. - М.: Мир, 1988, с. 67, рис.2.26. С увеличением числа разрядов суммируемых чисел в таких схемах значительно удлиняется цепочка распространения сигналов от входов младших разрядов слагаемых до выхода старшего разряда суммы и поэтому растет наихудшее значение временной задержки, что является недостатком.

Уменьшить время выполнения суммирования позволяет использование в устройствах сложения пирамидальной схемы ускоренного переноса (см. Киносита К., Асада К., Карацу О. Логическое проектирование СБИС: Пер. с япон., - М.: Мир, 1988, с. 69, рис.2.27 и 2.28). В этой схеме сигнал переноса в каждый разряд формируется непосредственно из сигналов предыдущих разрядов суммируемых чисел по древовидному алгоритму, позволяющему укоротить цепочки переноса. Если разрядность устройства сложения с ускоренным переносом такова, что в цепи формирования переносов нечетное число каскадов инвертирующих элементов, их сигналы представлены с инверсией. В качестве сумматоров в таком устройстве используется последовательное подключение схем ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2, в котором первая ступень выполняет сложение пары соответствующих разрядов суммируемых чисел, получаемых непосредственно со входов устройства, а вторая прибавляет к результату перенос, сигнал которого поступает с задержкой с выхода схемы переноса.

Известное решение схемы ИСКЛЮЧАЮЩЕЕ 2ИЛИ содержит элемент 2ИЛИ-НЕ и элемент, выполняющий функцию вида здесь и далее переменные А, В и С соответствуют сигналам, поступающим на первый, второй и третий входы элементов, (см. Доп. а.с. СССР 1429315, МКП Н 03 К 19/094, опубликованное 7 октября 1988 г., бюлл. 37), а известное решение схемы РАВНОЗНАЧНОСТЬ 2 содержит элемент 2ИЛИ-НЕ и элемент, выполняющий функцию вида (см. Патент Японии 4-38009, МКП G 06 F 7/50, опубликованный 23 июня 1992 г.).

Перестановка в последовательности схем ИСКЛЮЧАЮЩЕЕ 2ИЛИ и РАВНОЗНАЧНОСТЬ 2 позволяет использовать в качестве входного элемента подходящий формирователь сигнала возникновения переноса или распространения переноса, выполняющий функцию 2И-НЕ или 2ИЛИ-НЕ соответственно.

Данное устройство по технической сущности наиболее близко к изобретению.

Наиболее близкий аналог содержит сумматоры-формирователи сигналов возникновения переноса и сумматоры-формирователи сигналов распространения переноса.

Каждый сумматор-формирователь сигнала возникновения переноса (Фиг.1) состоит из первого элемента 1 2И-НЕ, второго элемента 2, выполняющего функцию вида третьего элемента 3 2ИЛИ-НЕ и четвертого элемента 4 - Входы первого элемента 1 соответственно соединены с первым и вторым входами второго элемента 2 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 1 является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента 2. Выход третьего элемента 3 соединен с первыми входом четвертого элемента 4, второй вход которого вместе с первым входом третьего элемента 3 подключен к выходу второго элемента 2. Второй вход третьего элемента 3 и третий вход четвертого элемента 4 соединены и подключены к соответствующему входу инверсии сигнала переноса. Выход четвертого элемента 4 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала распространения переноса (Фиг.2) состоит из первого элемента 5 2ИЛИ-НЕ, второго элемента 6, выполняющего функцию вида третьего элемента 7 2И-НЕ и четвертого элемента 8 - Входы первого элемента 5 соответственно соединены с первым и вторым входами второго элемента 6 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 5 является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента 6. Выход третьего элемента 7 соединен с первым входом четвертого элемента 8, второй вход которого вместе с первым входом третьего элемента 7 подключен к выходу второго элемента 6. Второй вход третьего элемента 7 и третий вход четвертого элемента 8 соединены и подключены к соответствующему входу инверсии сигнала переноса. Выход четвертого элемента 8 является выходом S_i соответствующего разряда суммы.

Устройство-аналог работает следующим образом.

В каждом сумматоре-формирователе сигнала возникновения переноса первый элемент 1 2И-НЕ выполняет дизъюнкцию инверсий суммируемых разрядов А_i и В_i, логическое умножение которой на дизъюнкцию повторений разрядов А_i и В_i с последующей инверсией, осуществляемых вторым элементом 2 позволяет получить инверсию суммы разрядов А_i и В_i согласно формуле



Сложение суммы S_ABi и переноса С1_i, сигналы которых поступают с инверсией, выполняют третий и четвертый элементы 3 и 4 по формуле



В каждом сумматоре-формирователе сигнала распространения переноса первый элемент 5 2ИЛИ-НЕ производит логическое умножение инверсий суммируемых разрядов А_i и В_i. Инверсия дизъюнкции его выходного сигнала с конъюнкцией повторений разрядов А_i и В_i, выполняемая вторым элементом 6 является суммой разрядов А_i и В_i, как показывает формула



Сумма S_ABi складывается с переносом С1_i, поступающим в инверсном представлении, с помощью третьего и четвертого элементов 7 и 8 в соответствии со следующей формулой:



Недостаток устройства-аналога заключается в разнице задержек сигналов, поступающих на входы второй ступени сложения, образуемой элементами 3, 4 и 7, 8. Это вызвано большей сложностью схем переноса, особенно в старшие разряды, по сравнению со схемой первой ступени сложения на элементах 1, 2 и 5, 6.

Задачей настоящего изобретения является достижение технического результата, заключающегося в получении возможности выравнивания быстродействия первых ступеней суммирования и цепей формирования переносов, а также замены сложной схемы переноса на несколько более простых с меньшими задержками или подключения дополнительных схем переноса с целью повышения разрядности устройства сложения без увеличения количества каскадов задержки.

Поставленная задача решается тем, что в устройстве сложения с ускоренным переносом, содержащем с первой по четвертую группы сумматоров, имеющих две разновидности: сумматор-формирователь сигнала возникновения переноса и сумматор-формирователь сигнала распространения переноса, каждый сумматор-формирователь сигнала возникновения переноса состоит из первого элемента 2И-НЕ, второго элемента, выполняющего функцию вида третьего элемента и четвертого элемента здесь и далее переменные А, В, С, D, Е, F обозначают сигналы, соответствующие с первого по шестой входам элементов, входы первого элемента соответственно соединены с первым и вторым входами второго элемента и подключены к соответствующим входам разрядов суммируемых чисел, выход первого элемента является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента, выход третьего элемента соединен с первым входом четвертого элемента, второй вход которого вместе с первым входом третьего элемента подключен к выходу второго элемента, каждый сумматор-формирователь сигнала распространения переноса состоит из первого элемента 2ИЛИ-НЕ, второго элемента, выполняющего функцию вида третьего элемента и четвертого элемента входы первого элемента соответственно соединены с первым и вторым входами второго элемента и подключены к соответствующим входам разрядов суммируемых чисел, выход первого элемента является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента, выход третьего элемента соединен с первым входом четвертого элемента, второй вход которого вместе с первым входом третьего элемента подключен к выходу второго элемента, в каждом сумматоре первой группы второй вход третьего элемента и третий вход четвертого элемента соединены и подключены к соответствующему входу инверсии сигнала переноса из первой группы разрядов суммируемых чисел, выходы четвертых элементов сумматоров первой и второй групп являются выходами соответствующих разрядов суммы, в каждом сумматоре-формирователе сигнала возникновения переноса второй группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида в каждом сумматоре-формирователе сигнала распространения переноса второй группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида

В каждом сумматоре второй группы второй вход третьего элемента и третий вход четвертого элемента соединены и подключены к соответствующему входу инверсии сигнала переноса из второй группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента подключен к соответствующему входу инверсии сигнала распространения переноса второй группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу инверсии старшего сигнала переноса из первой группы разрядов суммируемых чисел.

В каждом сумматоре-формирователе сигнала возникновения переноса третьей группы добавлены пятый элемент-инвертор и шестой элемент 2И-НЕ, первый вход которого соединен с первым входом третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из третьей группы разрядов суммируемых чисел, вход пятого элемента вместе со вторым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса третьей группой разрядов суммируемых чисел.

В каждом сумматоре-формирователе сигнала распространения переноса третьей группы добавлены пятый и шестой элементы 2И-НЕ, первый вход пятого элемента соединен с первым входом третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из третьей группы разрядов суммируемых чисел, второй вход пятого элемента вместе с первым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса третьей группой разрядов суммируемых чисел, второй вход шестого элемента подключен к выходу пятого элемента.

В каждом сумматоре-формирователе сигнала возникновения переноса четвертой группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида добавлены пятый элемент 2И-НЕ и шестой элемент 3И-НЕ, первый вход которого подключен к первому входу третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из четвертой группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента, первым входом пятого элемента и вторым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса четвертой группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу старшего сигнала переноса из третьей группы разрядов суммируемых чисел, второй вход пятого элемента и третий вход шестого элемента соединены со входом старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел.

В каждом сумматоре-формирователе сигнала распространения переноса четвертой группы функция третьего элемента расширена до вида а функция четвертого элемента расширена до вида добавлены пятый и шестой элементы 3И-НЕ, первый вход пятого элемента подключен к первому входу третьего элемента, второй вход которого и третий вход четвертого элемента соединены и подключены к соответствующему входу сигнала переноса из четвертой группы разрядов суммируемых чисел, третий вход третьего элемента вместе с четвертым входом четвертого элемента, вторым входом пятого элемента и первым входом шестого элемента подключен к соответствующему входу сигнала распространения переноса четвертой группой разрядов суммируемых чисел, четвертый вход третьего элемента и пятый вход четвертого элемента соединены и подключены ко входу старшего сигнала переноса из третьей группы разрядов суммируемых чисел, третий вход пятого элемента и второй вход шестого элемента соединены со входом старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел, а третий вход шестого элемента подключен к выходу пятого элемента.

В каждом сумматоре третьей и четвертой групп добавлены седьмой элемент, выполняющий функцию вида и восьмой элемент у которых первые, вторые и третьи входы соответственно соединены и подключены ко входам инверсий старших сигналов переноса из разрядов первой группы суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из разрядов второй группы суммируемых чисел, четвертый вход седьмого элемента соединен с выходом пятого элемента, четвертый, пятый и шестой входы восьмого элемента подключены к выходам шестого, седьмого и четвертого элементов соответственно, выход восьмого элемента является выходом соответствующего разряда суммы.

Каждый элемент устройства сложения с ускоренным переносом выполнен на транзисторах МДП-структуры с индуцированными каналами р- и n-типов проводимости, третьи элементы сумматоров второй и четвертой групп содержат по четыре МДП-транзистора р-типа и по четыре n-МДП-транзистора, затворы которых по порядку подключены к первым-четвертым входам (А, В, С, D соответственно), седьмой элемент сумматоров третьей и четвертой групп содержит по четыре МДП-транзистора р- и n-типа, затворы которых в обратном порядке подключены к первому-четвертому входам.

В третьем элементе каждого сумматора-формирователя сигнала возникновения переноса второй группы и в седьмом элементе каждого сумматора третьей и четвертой групп стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго и четвертого р-МДП-транзисторов, исток четвертого р-МДП-транзистора подключен к стоку третьего МДП-транзистора р-типа, исток которого вместе с истоком второго р-МДП-транзистора подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа соединен со стоками третьего и четвертого n-МДП-транзисторов, истоки которых вместе с истоком первого n-МДП-транзистора подключены к шине отрицательного напряжения питания.

В третьем элементе каждого сумматора-формирователя сигнала распространения переноса второй группы стоки с первого по третий МДП-транзисторов р-типа и сток первого МДП-транзистора n-типа соединены и являются выходом элемента, исток третьего р-МДП-транзистора соединен со стоком четвертого МДП-транзистора р-типа, исток которого вместе с истоками первого и второго р-МДП-транзисторов подключен к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоком второго n-МДП-транзистора, исток которого соединен со стоками третьего и четвертого МДП-транзисторов n-типа, истоки которых подключены к шине отрицательного напряжения питания.

В третьем элементе каждого сумматора-формирователя сигнала возникновения переноса четвертой группы сток первого МДП-транзистора р-типа и стоки с первого по третий МДП-транзисторов n-типа соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоком второго р-МДП-транзистора, исток которого соединен со стоками третьего и четвертого МДП-транзисторов р-типа, истоки которых подключены к шине положительного напряжения питания, исток третьего n-МДП-транзистора соединен со стоком четвертого МДП-транзистора n-типа, исток которого вместе с истоками первого и второго n-МДП-транзисторов подключен к шине отрицательного напряжения питания.

В третьем элементе каждого сумматора-формирователя сигнала распространения переноса четвертой группы стоки первого и второго р-МДП-, первого n-МДП-транзисторов соединены и являются выходом элемента, исток второго МДП-транзистора р-типа соединен со стоками третьего и четвертого р-МДП-транзисторов, истоки которых вместе с истоком первого р-МДП-транзистора подключены к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго и четвертого n-МДП-транзисторов, исток четвертого n-МДП-транзистора подключен к стоку третьего МДП-транзистора n-типа, исток которого вместе с истоком второго n-МДП-транзистора подключен к шине отрицательного напряжения питания.

Четвертые элементы



сумматоров второй и четвертой групп содержат по пять МДП-транзисторов р-типа и по пять n-МДП-транзисторов, затворы которых по порядку подключены к первым-пятым входам (A, B, C, D, E соответственно), в четвертом элементе каждого сумматора-формирователя сигнала возникновения переноса второй группы стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго, третьего и четвертого р-МДП-транзисторов, исток четвертого р-МДП-транзистора подключен к стоку пятого МДП-транзистора р-типа, исток которого вместе с истоками второго и третьего р-МДП-транзисторов подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа подключен к стоку третьего n-МДП-транзистора, исток которого соединен со стоками четвертого и пятого n-МДП-транзисторов, истоки которых вместе с истоком первого n-МДП-транзистора подключены к шине отрицательного напряжения питания.

В четвертом элементе каждого сумматора-формирователя сигнала распространения переноса второй группы стоки первого и второго МДП-транзисторов р-типа и сток первого МДП-транзистора n-типа соединены и являются выходом элемента, исток второго р-МДП-транзистора соединен со стоками третьего и пятого МДП-транзисторов р-типа, исток пятого р-МДП-транзистора соединен со стоком четвертого МДП-транзистора р-типа, исток которого вместе с истоками первого и третьего р-МДП-транзисторов подключен к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго, четвертого и пятого n-МДП-транзисторов, истоки четвертого и пятого МДП-транзисторов n-типа соединены со стоком третьего n-МДП-транзистора, исток которого вместе с истоком второго МДП-транзистора n-типа подключен к шине отрицательного напряжения питания.

В четвертом элементе каждого сумматора-формирователя сигнала возникновения переноса четвертой группы стоки первого р-МДП-, первого и второго n-МДП-транзисторов соединены и являются выходом элемента, исток первого МДП-транзистора р-типа соединен со стоками второго, четвертого и пятого р-МДП-транзисторов, истоки четвертого и пятого р-МДП-транзисторов подключены к стоку третьего МДП-транзистора р-типа, исток которого вместе с истоком второго р-МДП-транзистора подключен к шине положительного напряжения питания, исток второго МДП-транзистора n-типа соединен со стоками третьего и пятого n-МДП-транзисторов, исток пятого МДП-транзистора n-типа соединен со стоком четвертого n-МДП-транзистора, исток которого вместе с истоками первого и третьего n-МДП-транзисторов подключен к шине отрицательного напряжения питания.

В четвертом элементе каждого сумматора-формирователя сигнала распространения переноса четвертой группы стоки первого и второго р-МДП- и первого n-МДП-транзисторов соединены и являются выходом элемента, исток второго МДП-транзистора р-типа подключен к стоку третьего р-МДП-транзистора, исток которого соединен со стоками четвертого и пятого р-МДП-транзисторов, истоки которых вместе с истоком первого р-МДП-транзистора подключены к шине положительного напряжения питания, исток первого МДП-транзистора n-типа соединен со стоками второго, третьего и четвертого n-МДП-транзисторов, исток четвертого n-МДП-транзистора подключен к стоку пятого МДП-транзистора n-типа, исток которого вместе с истоками второго и третьего n-МДП-транзисторов подключен к шине отрицательного напряжения питания.

Восьмой элемент каждого сумматора третьей и четвертой групп содержит по шесть МДП-транзисторов р- и n-типа, затворы которых по порядку подключены к первому-шестому входам (A, B, C, D, E, F соответственно), стоки четвертого и пятого МДП-транзисторов р-типа и стоки пятого и шестого МДП-транзисторов n-типа соединены и являются выходом элемента, исток четвертого р-МДП-транзистора соединен со стоками первого и третьего МДП-транзисторов р-типа, истоки первого и пятого р-МДП-транзисторов соответственно соединены со стоками второго и шестого МДП-транзисторов р-типа, истоки которых вместе с истоком третьего р-МДП-транзистора подключены к шине положительного напряжения питания, истоки пятого и шестого МДП-транзисторов n-типа соединены со стоками первого, второго и четвертого n-МДП-транзисторов, истоки первого и второго МДП-транзисторов n-типа соединены со стоком третьего n-МДП-транзистора, исток которого вместе с истоком четвертого МДП-транзистора n-типа подключен к шине отрицательного напряжения питания.

Конструктивно каждый элемент устройства сложения с ускоренным переносом выполнен в виде двух смежных продольными сторонами областей МДП-структур р- и n-типов проводимости, пересеченных поперек общими полосками затворов, разделяющими МДП-структуры на области истоков-стоков соответствующих типов проводимости, в конструкциях третьих элементов сумматоров второй и четвертой групп содержится по четыре полоски затворов, соединенных по порядку с первыми-четвертыми входами элементов, в конструкции седьмого элемента сумматоров третьей и четвертой групп содержится четыре полоски затворов, соединенных в обратном порядке с первым-четвертым входами элемента.

У третьего элемента каждого сумматора-формирователя сигнала возникновения переноса второй группы и у седьмого элемента каждого сумматора третьей и четвертой групп крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания.

У третьего элемента каждого сумматора-формирователя сигнала распространения переноса второй группы крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и р-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, а области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания.

У третьего элемента каждого сумматора-формирователя сигнала возникновения переноса четвертой группы крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и n-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между третьей и четвертой полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине отрицательного напряжения питания.

У третьего элемента каждого сумматора-формирователя сигнала распространения переноса четвертой группы область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания.

В конструкциях четвертых элементов сумматоров второй и четвертой групп содержится по пять полосок затворов, соединенных по порядку с первыми - пятыми входами элементов, у четвертого элемента каждого сумматора-формирователя сигнала возникновения переноса второй группы крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине отрицательного напряжения питания.

У четвертого элемента каждого сумматора-формирователя сигнала распространения переноса второй группы область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента, области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены n-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, а n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания.

У четвертого элемента каждого сумматора-формирователя сигнала возникновения переноса четвертой группы крайняя со стороны первой полоски затворов р-область истока-стока и область истока-стока n-типа между первой и второй полосками затворов соединены с выходом элемента, области истоков-стоков р-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены р-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания, области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания.

У четвертого элемента каждого сумматора-формирователя сигнала распространения переноса четвертой группы р-область истока-стока между первой и второй полосками затворов и крайняя со стороны первой полоски затвора область истока-стока n-типа соединены с выходом элемента, области истоков-стоков р-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине положительного напряжения питания, n-области истоков-стоков между первой и второй и между третьей и четвертой полосками затворов соединены, а n-области истока-стока между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине отрицательного напряжения питания.

В конструкции восьмого элемента каждого сумматора третьей и четвертой групп содержится шесть полосок затворов, соединенных по порядку с первым-шестым входами элемента, область истока-стока р-типа между четвертой и пятой полосками затворов и n-область истока-стока между пятой и шестой полосками затворов соединены с выходом элемента, области истоков-стоков р-типа, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны шестой полоски затворов подключены к шине положительного напряжения питания, области истоков-стоков n-типа, крайняя со стороны первой полоски затворов и между второй и третьей полосками затворов соединены, также соединены n-области истоков-стоков между первой и второй полосками затворов, между четвертой и пятой полосками затворов и крайняя со стороны шестой полоски затворов, n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания.

Таким образом, отличительными признаками изобретения является наличие дополнительных элементов, их связи, схемотехническое и конструктивное выполнение элементов.

Указанное выполнение устройства сложения с ускоренным переносом позволяет формировать разряды суммы, используя сигналы переноса и распространения переноса, вырабатываемые для разных групп разрядов суммируемых чисел с помощью более простых схем, обладающих меньшей задержкой, и выровнять задержки в цепях.

Проведенные патентные исследования подтвердили новизну изобретения, а также показали, что в литературе отсутствуют данные, указывающие на влияние отличий патентуемого изобретения на достижение технического результата. Поэтому следует считать, что патентуемое изобретение соответствует критериям новизны и изобретательского уровня.

Изобретение поясняется чертежами, на которых изображены схемы составных частей устройства сложения с ускоренным переносом - сумматоров-формирователей сигналов возникновения переноса с первой по четвертую групп на фиг.1, фиг. 3, фиг. 5 и фиг.7 соответственно и сумматоров-формирователей сигналов распространения переноса с первой по четвертую групп - фиг.2, фиг.4, фиг.6 и фиг. 8 соответственно. Схемы сумматоров первой группы повторяют схемы сумматоров ближайшего аналога изобретения. Принципиальные схемы новых элементов устройства и схемы их конструктивного выполнения представляют фиг.9 - фиг. 28. На фиг.29 - фиг.31 изображен вариант выполнения схем переноса для 64-разрядного устройства сложения с ускоренным переносом.

Устройство содержит с первой по четвертую группы сумматоров, имеющих две разновидности: сумматор-формирователь сигнала возникновения переноса и сумматор-формирователь сигнала распространения переноса.

Каждый сумматор-формирователь сигнала возникновения переноса первой группы (Фиг. 1) состоит из первого элемента 1 2И-НЕ, второго элемента 2, выполняющего функцию вида третьего элемента 3 2ИЛИ-НЕ и четвертого элемента 4 - Входы первого элемента 1 соответственно соединены с первым и вторым входами второго элемента 2 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 1 является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента 2. Выход третьего элемента 3 соединен с первыми входом четвертого элемента 4, второй вход которого вместе с первым входом третьего элемента 3 подключен к выходу второго элемента 2. Второй вход третьего элемента 3 и третий вход четвертого элемента 4 соединены и подключены к соответствующему входу инверсии сигнала переноса из первой группы разрядов суммируемых чисел. Выход четвертого элемента 4 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала распространения переноса первой группы (Фиг. 2) состоит из первого элемента 5 2ИЛИ-НЕ, второго элемента 6, выполняющего функцию вида третьего элемента 7 2И-НЕ и четвертого элемента 8 - . Входы первого элемента 5 соответственно соединены с первым и вторым входами второго элемента 6 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 5 является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента 6. Выход третьего элемента 7 соединен с первым входом четвертого элемента 8, второй вход которого вместе с первым входом третьего элемента 7 подключен к выходу второго элемента 6. Второй вход третьего элемента 7 и третий вход четвертого элемента 8 соединены и подключены к соответствующему входу инверсии сигнала переноса из первой группы разрядов суммируемых чисел. Выход четвертого элемента 8 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала возникновения переноса второй группы (Фиг. 3) состоит из первого элемента 9 2И-НЕ, второго элемента 10, выполняющего функцию вида третьего элемента 11 - и четвертого элемента 12 - Входы первого элемента 9 соответственно соединены с первым и вторым входами второго элемента 10 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 9 является выходом инверсии соответствующего сигнала возникновения переноса

и подключен к третьему входу второго элемента 10. Выход третьего элемента 11 соединен с первым входом четвертого элемента 12, второй вход которого вместе с первым входом третьего элемента 11 подключен к выходу второго элемента 10. Второй, третий и четвертый входы третьего элемента 11 соответственно соединены с третьим, четвертым и пятым входами четвертого элемента 12 и подключены к соответствующим входам инверсий сигналов переноса и распространения переноса, относящихся ко второй группе разрядов суммируемых чисел, и ко входу инверсии старшего сигнала переноса из первой группы разрядов суммируемых чисел. Выход четвертого элемента 12 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала распространения переноса второй группы (Фиг.4) состоит из первого элемента 13 2ИЛИ-НЕ, второго элемента 14, выполняющего функцию вида , третьего элемента 15 - и четвертого элемента 16 - Входы первого элемента 13 соответственно соединены с первым и вторым входами второго элемента 14 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 13 является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента 14. Выход третьего элемента 15 соединен с первым входом четвертого элемента 16, второй вход которого и первый вход третьего элемента 15 подключены к выходу второго элемента 14. Второй, третий и четвертый входы третьего элемента 15 соответственно соединены с третьим, четвертым и пятым входами четвертого элемента 16 и подключены к соответствующим входам инверсий сигналов переноса и распространения переноса, относящихся ко второй группе разрядов суммируемых чисел, и ко входу инверсии старшего сигнала переноса из первой группы разрядов суммируемых чисел. Выход четвертого элемента 16 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала возникновения переноса третьей группы (Фиг. 5) состоит из первого элемента 17 2И-НЕ, второго элемента 18, выполняющего функцию вида третьего элемента 19 2ИЛИ-НЕ, четвертого элемента 20 - пятого элемента-инвертора 21, шестого элемента 22 2И-НЕ, седьмого элемента 23 - и восьмого элемента 24 - Входы первого элемента 17 соответственно соединены с первым и вторым входами второго элемента 18 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 17 является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента 18. Выход третьего элемента 19 соединен с первым входом четвертого элемента 20, второй вход которого вместе с первыми входами третьего элемента 19 и шестого элемента 22 подключены к выходу второго элемента 18. Второй вход третьего элемента 19 и третий вход четвертого элемента 20 соединены и подключены к соответствующему входу С3_i сигнала переноса из третьей группы разрядов суммируемых чисел. Вход пятого элемента 21 вместе со вторым входом шестого элемента 22 подключен к соответствующему входу Р3_i сигнала распространения переноса третьей группой разрядов суммируемых чисел. Первые, вторые и третьи входы седьмого и восьмого элементов 23 и 24 соответственно соединены и подключены ко входам инверсий старших сигналов переноса из первой группы разрядов суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из второй группы разрядов суммируемых чисел. Четвертый вход седьмого элемента 23 соединен с выходом пятого элемента 21. Четвертый, пятый и шестой входы восьмого элемента 24 подключены к выходам шестого, седьмого и четвертого элементов 22, 23 и 20 соответственно. Выход восьмого элемента 24 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала распространения переноса третьей группы (Фиг.6) состоит из первого элемента 25 2ИЛИ-НЕ, второго элемента 26, выполняющего функцию вида третьего элемента 27 2И-НЕ, четвертого элемента 28 - пятого и шестого элементов 29 и 30 2И-НЕ, седьмого элемента 31 - и восьмого элемента 32 - Входы первого элемента 25 соответственно соединены с первым и вторым входами второго элемента 26 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 25 является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента 26. Выход третьего элемента 27 соединен с первым входом четвертого элемента 28, второй вход которого вместе с первыми входами третьего и пятого элементов 27 и 29 подключен к выходу второго элемента 26. Второй вход третьего элемента 27 и третий вход четвертого элемента 28 соединены и подключены к соответствующему входу С3_i сигнала переноса из третьей группы разрядов суммируемых чисел. Второй вход пятого элемента 29 вместе с первым входом шестого элемента 30 подключен к соответствующему входу Р3_i сигнала распространения переноса третьей группой разрядов суммируемых чисел. Первые, вторые и третьи входы седьмого и восьмого элементов 31 и 32 соответственно соединены и подключены ко входам инверсий старших сигналов переноса из первой группы разрядов суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из второй группы разрядов суммируемых чисел. Четвертый вход седьмого элемента 31 и второй вход шестого элемента 30 соединены с выходом пятого элемента 29. Четвертый, пятый и шестой входы восьмого элемента 32 подключены к выходам шестого, седьмого и четвертого элементов 30, 31 и 28 соответственно. Выход восьмого элемента 32 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала возникновения переноса четвертой группы (Фиг. 7) состоит из первого элемента 33 2И-НЕ, второго элемента 34, выполняющего функцию вида третьего элемента 35 - четвертого элемента 36 - пятого элемента 37 2И-НЕ, шестого элемента 38 3И-НЕ, седьмого элемента 39 - и восьмого элемента 40 - . Входы первого элемента 33 соответственно соединены с первым и вторым входами второго элемента 34 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 33 является выходом инверсии соответствующего сигнала возникновения переноса и подключен к третьему входу второго элемента 34. Выход третьего элемента 35 соединен с первым входом четвертого элемента 36, второй вход которого вместе с первыми входами третьего и шестого элементов 35 и 38 подключен к выходу второго элемента 34. Второй вход третьего элемента 35 и третий вход четвертого элемента 36 соединены и подключены к соответствующему входу С4_i сигнала переноса из четвертой группы разрядов суммируемых чисел. Третий вход третьего элемента 35, четвертый вход четвертого элемента 36, первый вход пятого элемента 37 и второй вход шестого элемента 38 соединены с соответствующим входом Р4_i сигнала распространения переноса четвертой группой разрядов суммируемых чисел. Четвертый вход третьего элемента 35 вместе с пятым входом четвертого элемента 36 подключен ко входу С3 старшего сигнала переноса из третьей группы разрядов суммируемых чисел, а второй вход пятого элемента 37 и третий вход шестого элемента 38 соединены со входом Р3 старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел. Первые, вторые и третьи входы седьмого и восьмого элементов 39 и 40 соответственно соединены и подключены ко входам инверсий старших сигналов переноса из первой группы разрядов суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из второй группы разрядов суммируемых чисел. Четвертый вход седьмого элемента 39 соединен с выходом пятого элемента 37. Четвертый, пятый и шестой входы восьмого элемента 40 подключены к выходам шестого, седьмого и четвертого элементов 38, 39 и 36 соответственно. Выход восьмого элемента 40 является выходом S_i соответствующего разряда суммы.

Каждый сумматор-формирователь сигнала распространения переноса четвертой группы (Фиг.8) состоит из первого элемента 41 2ИЛИ-НЕ, второго элемента 42, выполняющего функцию вида третьего элемента 43 - четвертого элемента 44 - пятого и шестого элементов 45 и 46 3И-НЕ, седьмого элемента 47 - и восьмого элемента 48 - Входы первого элемента 41 соответственно соединены с первым и вторым входами второго элемента 42 и подключены к соответствующим входам А_i, В_i разрядов суммируемых чисел. Выход первого элемента 41 является выходом инверсии соответствующего сигнала распространения переноса и подключен к третьему входу второго элемента 42. Выход третьего элемента 43 соединен с первым входом четвертого элемента 44, второй вход которого вместе с первыми входами третьего и пятого элементов 43 и 45 подключен к выходу второго элемента 42. Второй вход третьего элемента 43 и третий вход четвертого элемента 44 соединены с соответствующим входом C4_i сигнала переноса из четвертой группы разрядов суммируемых чисел. Третий вход третьего элемента 43, четвертый вход четвертого элемента 44, второй вход пятого элемента 45 и первый вход шестого элемента 46 соединены с соответствующим входом Р4_i сигнала распространения переноса четвертой группой разрядов суммируемых чисел. Четвертый вход третьего элемента 43 вместе с пятым входом четвертого элемента 44 подключены ко входу С3 старшего сигнала переноса из третьей группы разрядов суммируемых чисел, а третий вход пятого элемента 45 и второй вход шестого элемента 46 соединены со входом Р3 старшего сигнала распространения переноса третьей группой разрядов суммируемых чисел. Первые, вторые и третьи входы седьмого и восьмого элементов 47 и 48 соответственно соединены и подключены ко входам инверсий старших сигналов переноса из первой группы разрядов суммируемых чисел, распространения переноса второй группой разрядов суммируемых чисел и переноса из второй группы разрядов суммируемых чисел. Четвертый вход седьмого элемента 47 соединен с выходом пятого элемента 45. Четвертый, пятый и шестой входы восьмого элемента 48 подключены к выходам шестого, седьмого и четвертого элементов 46, 47 и 44 соответственно. Выход восьмого элемента 48 является выходом S_i соответствующего разряда суммы.

Устройство работает следующим образом.

В сумматорах-формирователях сигналов возникновения переноса первой-четвертой групп элементы 1, 9, 17 и 33 2И-НЕ вырабатывают соответствующие сигналы возникновения переноса в виде дизъюнкций пар инверсий суммируемых разрядов А_i и В_i. Конъюнкции с дизъюнкциями повторений А_i, В_i и последующую инверсию выполняют элементы 2, 10, 18 и 34 , выходными сигналами которых являются инверсии сумм S_ABi разрядов А_i и В_i в соответствии с формулой



В сумматорах-формирователях сигналов распространения переноса первой-четвертой групп элементы 5, 13, 25 и 41 2ИЛИ-НЕ выполняют логическое умножение инверсий суммируемых разрядов А_i и В_i, результаты которого соответствуют сигналам распространения переноса. Инверсии дизъюнкций выходных сигналов элементов 5, 13, 25 и 41 с конъюнкциями повторений разрядов А_i и В_i, выполняемые элементами 6, 14, 26 и 42 являются суммами S_ABi разрядов А_i и В_i согласно формуле



В первой группе сложение суммы S_ABi с переносом С1_i, сигналы которых поступают с инверсией, в сумматорах-формирователях сигналов возникновения переноса выполняют элементы 3 и 4 по формуле



а в сумматорах-формирователях сигналов распространения переноса - элементы 7 и 8 в соответствии с формулой



Во второй группе к суммам S_ABi прибавляются перенос С1 из первой группы разрядов при положительном значении соответствующих признаков Р2_i распространения переносов второй группой разрядов или соответствующие переносы С2_i из второй группы разрядов. В сумматорах-формирователях сигналов возникновения переноса сложение инверсии сигнала S_ABi с инверсиями сигналов переноса выполняют элементы 11 и 12 по формуле



В сумматорах-формирователях сигналов распространения переноса сложение повторения сигнала S_ABi с инверсиями сигналов переноса осуществляют элементы 15 и 16 согласно формуле



В третьей и четвертой группах сумматоров сложение выполняется в три ступени.

На второй ступени сумматоров третьей группы производится сложение соответствующих сумм S_ABi и поступающих в тождественном виде сигналов переноса С3_i. В сумматорах-формирователях сигналов возникновения переноса вторую ступень образуют элементы 19 и 20, они работают согласно формуле



В сумматорах-формирователях сигналов распространения переноса вторая ступень выполнена на элементах 27 и 28, работу которых описывает формула



Если соответствующие переносы С3_i из третьей группы разрядов не возникают, на третьих ступенях сумматоров третьей группы к суммам S2_i прибавляется перенос С1 или C2 из первой и второй групп суммируемых разрядов при положительных значениях сигналов Р2 и Р3_i распространения переносов разрядами второй и третьей групп.

В сумматорах-формирователях сигналов возникновения переноса третью ступень сложения образуют элементы 21-24, функционирующие по формуле



а в сумматорах-формирователях сигналов распространения переноса - элементы 29-32, выполняющие выражение



Вторая ступень сумматоров четвертой группы выполняет сложение соответствующих сумм S_ABi и поступающих в тождественном виде сигналов переноса С3 из третьей группы разрядов при положительном значении сигнала распространения переноса Р4_i разрядами четвертой группы или сигнала переноса С4_i из четвертой группы разрядов. В сумматорах-формирователях сигналов возникновения переноса вторую ступень образуют элементы 35 и 36, они работают согласно формуле



В сумматорах-формирователях сигналов распространения переноса вторая ступень выполнена на элементах 43 и 44, работу которых описывает формула



В отсутствии переносов из третьей и четвертой групп разрядов третьи ступени сумматоров четвертой группы прибавляют к суммам S2_i перенос С1 или С2 из первой и второй групп суммируемых разрядов при положительных значениях сигналов Р2, Р3 и Р4 распространения переносов разрядами второй, третьей и четвертой групп.

В сумматорах-формирователях сигналов возникновения переноса третью ступень сложения образуют элементы 37-40, формирующие сигнал соответствующего разряда S_i суммы в виде выражения



а в сумматорах-формирователях сигналов распространения переноса - элементы 45-48, выполняющие инверсию выражения



Элементы устройства сложения с ускоренным переносом могут быть выполнены на комплементарных транзисторах МДП-структуры с индуцированными каналами и конструктивно решены в виде пар смежных продольными сторонами областей МДП-структур р- и n-типов проводимости, пересеченных поперек общими полосками затворов, разделяющими МДП-структуры на области истоков-стоков соответствующих типов проводимости.

КМДП-элементы формируют единицы выполняемых логических функций посредством подключения выходов к шине положительного напряжения питания с помощью каналов МДП-транзисторов р-типа, возникающих у них при наличии на затворах напряжения низкого уровня, и нули подключением выходов к шине отрицательного напряжения питания с помощью каналов n-МДП-транзисторов, появляющихся в присутствии на их затворах высокого уровня напряжения. Функции проводимости последовательных и параллельных соединений МДП-транзисторов соответствуют конъюнкциям и дизъюнкциям функций проводимости транзисторов, которые для р-МДП-транзистора выражаются инверсией, а для n-МДП- - повторением логического уровня на затворе.

Элементы 11, 15, 35 и 43 сумматоров второй и четвертой групп, выполняющие соответственно функции содержат по четыре МДП-транзистора р-типа и по четыре n-МДП-транзистора, затворы которых по порядку подключены к первым-четвертым входам (A, B, C, D соответственно).

В конструкциях элементов 11, 15, 35 и 43 содержится по четыре полоски затворов, соединенных по порядку с первыми-четвертыми входами элементов.

В элементе 11 (Фиг.9) стоки первого р-МДП-, первого и второго n-МДП-транзисторов 49, 53 и 54 соединены и являются выходом элемента. Исток первого МДП-транзистора 49 р-типа соединен со стоками второго и четвертого р-МДП-транзисторов 50 и 52. Исток четвертого р-МДП-транзистора 52 подключен к стоку третьего МДП-транзистора 51 р-типа, исток которого вместе с истоком второго р-МДП-транзистора 50 подключен к шине положительного напряжения питания +U_П. Исток второго МДП-транзистора 54 n-типа соединен со стоками третьего и четвертого n-МДП-транзисторов 55 и 56, истоки которых вместе с истоком первого n-МДП-транзистора 53 подключены к шине отрицательного напряжения питания -U_П.

Проводимость последовательной цепи из р-МДП-транзисторов 51 и 52 соответствует конъюнкции инверсий переменных С и D, параллельное подключение транзистора 50 дополняет ее дизъюнкцией инверсии переменной В, а последовательно соединенный транзистор 49 приводит к логическому умножению всего выражения на инверсию переменной А. Таким образом функция проводимости р-канальной цепи элемента 11 отвечает формуле эквивалентной выражению Аналогичным образом параллельное соединение n-МДП-транзисторов 55 и 56, управляемых переменными С и D, последовательное подключение к ним транзистора 54, на затвор которого поступает сигнал переменной В, а затем параллельное подключение к получившейся цепи транзистора 53, проводимость которого соответствует повторению переменной А, реализует функцию проводимости A+B(C+D) - инверсию логической функции элемента.

В конструкции элемента 11 (Фиг.10) первая-четвертая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 49-52 соответственно и, пересекая n-МДП-область, - транзисторы 53-56. Крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента. Области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания -U_П.

В элементе 15 (Фиг.11) стоки с первого по третий МДП-транзисторов 57-59 р-типа и сток первого МДП-транзистора 61 n-типа соединены и являются выходом элемента. Исток третьего р-МДП-транзистора 59 соединен со стоком четвертого МДП-транзистора 60 р-типа, исток которого вместе с истоками первого и второго р-МДП-транзисторов 57 и 58 подключен к шине положительного напряжения питания +U_П. Исток первого МДП-транзистора 61 n-типа соединен со стоком второго n-МДП-транзистора 62, исток которого соединен со стоками третьего и четвертого МДП-транзисторов 63 и 64 n-типа, истоки которых подключены к шине отрицательного напряжения питания -U_П.

Последовательно соединенные р-МДП-транзисторы 59 и 60 выполняют конъюнкцию инверсий переменных С и D, которая дополняется дизъюнкцией инверсий переменных А и В за счет параллельного подключения транзисторов 57 и 58, и функция проводимости р-канальной цепи элемента 15 соответствует выражению тождественному Параллельное соединение n-МДП-транзисторов 63 и 64 с сигналами переменных С и D на затворах и последовательное подключение к ним транзисторов 61 и 62, проводимости которых повторяют переменные А и В, формируют логические нули на выходе элемента 15 в соответствии с выражением

В конструкции элемента 15 (Фиг.12) первая-четвертая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 57-60 соответственно и, пересекая n-МДП-область, - транзисторы 61-64. Крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и р-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента, а области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания -U_П.

В элементе 35 (Фиг.13) сток первого р-МДП-транзистора и стоки с первого по третий n-МДП-транзисторов 69-71 соединены и являются выходом элемента. Исток первого МДП-транзистора 65 р-типа соединен со стоком второго р-МДП-транзистора 66, исток которого соединен со стоками третьего и четвертого МДП-транзисторов 67 и 68 р-типа, истоки которых подключены к шине положительного напряжения питания +U_П. Исток третьего n-МДП-транзистора 71 соединен со стоком четвертого МДП-транзистора 72 n-типа, исток которого вместе с истоками первого и второго n-МДП-транзисторов 69 и 70 подключен к шине отрицательного напряжения питания -U_П.

Последовательная цепь из МДП-транзисторов 65 и 66 р-типа и параллельно соединенных транзисторов 67 и 68, управляемых соответственно сигналами переменных А, В, С и D, имеет проводимость, описываемую формулой равнозначной формуле N-канальная цепь из параллельно подключенных транзисторов 69, 70 и последовательно соединенных транзисторов 71, 72 имеет проводимость, описываемую выражением A+B+CD.

В конструкции элемента 35 (Фиг.14) первая-четвертая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 65-68 соответственно и, пересекая n-МДП-область, - транзисторы 69-72. Крайние со стороны первой полоски затворов области истоков-стоков р- и n-типов и n-область истока-стока между второй и третьей полосками затворов соединены с выходом элемента. Области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между третьей и четвертой полосками затворов подключена к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов подключены к шине отрицательного напряжения питания -U_П.

В элементе 43 (Фиг.15) стоки первого и второго р-МДП-, первого n-МДП-транзисторов 73, 74 и 77 соединены и являются выходом элемента. Исток второго МДП-транзистора 74 р-типа соединен со стоками третьего и четвертого р-МДП-транзисторов 75 и 76, истоки которых вместе с истоком первого р-МДП-транзистора 73 подключены к шине положительного напряжения питания +U_П. Исток первого МДП-транзистора 77 n-типа соединен со стоками второго и четвертого n-МДП-транзисторов 78 и 80. Исток четвертого n-МДП-транзистора 80 подключен к стоку третьего МДП-транзистора 79 n-типа, исток которого вместе с истоком второго n-МДП-транзистора 78 подключен к шине отрицательного напряжения питания -U_П.

Соединение в последовательную цепь параллельных р-МДП-транзисторов 75 и 76, управляемых переменными С и D, и транзистора 74, на затвор которого поступает сигнал переменной В, вместе с параллельным подключением транзистора 73 имеет проводимость, описываемую формулой , равносильной формуле Проводимость последовательной цепи из n-МДП-транзисторов 79 и 80 соответствует конъюнкции переменных С и D, параллельное подключение транзистора 78 дополняет ее дизъюнкцией с переменной В, а последовательно подсоединенный транзистор 77 приводит к логическому умножению всего выражения на переменную А, в итоге она соответствует формуле A(B+CD), инверсной выражению функции, выполняемой элементом 43.

В конструкции элемента 43 (Фиг.16) первая-четвертая полоски затворов, пере с екая МДП-область р-типа, образуют транзисторы 73-76 соответственно и, пересекая n-МДП-область, - транзисторы 77-80. Область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента. Области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания -U_П.

Каждый из элементов 23, 31, 39 и 47 сумматоров третьей и четвертой групп, выполняющих функцию , (Фиг.17) содержит по четыре МДП-транзистора 81-84 и 85-88 р- и n-типа, затворы которых в обратном порядке подключены к первому - четвертому входам. Стоки первого р-МДП-, первого и второго n-МДП-транзисторов 81, 85 и 86 соединены и являются выходом элемента. Исток первого МДП-транзистора 81 р-типа соединен со стоками второго и четвертого р-МДП-транзисторов 82 и 84. Исток четвертого р-МДП-транзистора 84 подключен к стоку третьего МДП-транзистора 83 р-типа, исток которого вместе с истоком второго р-МДП-транзистора 82 подключен к шине положительного напряжения питания +U_П. Исток второго n-МДП-транзистора 86 соединен со стоками третьего и четвертого n-МДП-транзисторов 87, 88, истоки которых и исток первого n-МДП-транзистора 85 подключены к шине отрицательного напряжения питания -U_П.

Элементы 23, 31, 39 и 47 работают аналогично элементу 11, если принять во внимание обратное по порядку подключение входов.

В конструкции элементов 23, 31, 39 и 47 (Фиг.18) содержится четыре полоски затворов, соединенных в обратном порядке с первым-четвертым входами элемента. Первая-четвертая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 81-84 соответственно и, пересекая n-МДП-область, - транзисторы 85-88. Крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента. Области истоков-стоков р-типа между первой и второй полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны четвертой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания -U_П.

Четвертые элементы 12, 16, 36, 44 сумматоров второй и четвертой групп, выполняющие функции содержат по пять МДП-транзисторов р-типа и по пять n-МДП-транзисторов, затворы которых по порядку подключены к первым-пятым входам (A, B, C, D, E соответственно).

В конструкциях элементов 12, 16, 36, 44 содержится по пять полосок затворов, соединенных по порядку с первыми-пятыми входами элементов.

В элементе 12 (Фиг.19) стоки первого р-МДП-, первого и второго n-МДП-транзисторов 89, 94 и 95 соединены и являются выходом элемента. Исток первого МДП-транзистора 89 р-типа соединен со стоками второго, третьего и четвертого р-МДП-транзисторов 90-92. Исток четвертого р-МДП-транзистора 92 подключен к стоку пятого МДП-транзистора 93 р-типа, исток которого вместе с истоками второго и третьего р-МДП-транзисторов 90 и 91 подключен к шине положительного напряжения питания +U_П. Исток второго МДП-транзистора 95 n-типа подключен к стоку третьего n-МДП-транзистора 96, исток которого соединен со стоками четвертого и пятого n-МДП-транзисторов 97 и 98, истоки которых и исток первого n-МДП-транзистора 94 подключены к шине отрицательного напряжения питания -U_П.

Проводимость параллельной цепи из р-МДП-транзисторов 90, 91 и последовательно соединенных транзисторов 92, 93 соответствует дизъюнкции инверсий переменных В и С с конъюнкцией инверсий D, Е. Последовательное подключение транзистора 89 приводит к логическому умножению всего выражения на инверсию переменной А. Таким образом функция проводимости р-канальной цепи элемента 12 отвечает формуле эквивалентной выражению Аналогичным образом последовательное соединение n-МДП-транзисторов 95 и 96, управляемых переменными В, С, и параллельных транзисторов 97, 98, на затворы которых поступают сигналы переменных D, Е, а затем параллельное подключение к получившейся цепи транзистора 94, проводимость которого соответствует повторению переменной А, позволяет реализовать функцию проводимости A+BC(D+E) - инверсию логической функции элемента.

В конструкции элемента 12 (Фиг.20) первая-пятая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 89-93 соответственно и, пересекая n-МДП-область, - транзисторы 94-98. Крайняя со стороны первой полоски затворов область истока-стока р-типа и n-область истока-стока между первой и второй полосками затворов соединены с выходом элемента. Области истоков-стоков р-типа между первой и второй и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине отрицательного напряжения питания -U_П.

В элементе 16 (Фиг.21) стоки первого и второго МДП-транзисторов 99 и 100 р-типа и сток первого МДП-транзистора 104 n-типа соединены и являются выходом элемента. Исток второго р-МДП-транзистора 100 соединен со стоками третьего и пятого МДП-транзисторов 101 и 103 р-типа. Исток пятого р-МДП-транзистора 103 соединен со стоком четвертого МДП-транзистора 102 р-типа, исток которого вместе с истоками первого и третьего р-МДП-транзисторов 99 и 101 подключен к шине положительного напряжения питания +U_П. Исток первого МДП-транзистора 104 n-типа соединен со стоками второго, четвертого и пятого n-МДП-транзисторов 105, 107 и 108. Истоки четвертого и пятого МДП-транзисторов 107 и 108 n-типа соединены со стоком третьего n-МДП-транзистора 106, исток которого вместе с истоком второго МДП-транзистора 105 n-типа подключен к шине отрицательного напряжения питания -U_П.

Последовательно соединенные р-МДП-транзисторы 102 и 103 с параллельно подключенным к ним транзистором 101 реализуют дизъюнкцию логического произведения инверсий переменных D и Е с отрицанием переменной С, которая дополняется конъюнкцией инверсии переменной В за счет последовательного подключения транзистора 100 и логически складывается с инверсией переменной А, благодаря параллельному подключению транзистора 99. В результате функция

проводимости р-канальной цепи элемента 16 соответствует выражению тождественному Параллельное соединение n-МДП-транзисторов 107 и 108 с сигналами переменных D и Е на затворах и последовательное подключение к ним транзистора 106, проводимость которого повторяет переменную С, соответствует конъюнкции С с логической суммой D и Е. Параллельное и последовательное подключение к этой цепи транзисторов 105 и 104 соответственно дополняет функцию проводимости n-канальной цепи элемента 16 дизъюнкцией В с последующим логическим умножением на переменную А, приводя ее к виду инверсии выражения

В конструкции элемента 16 (Фиг.22) первая-пятая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 99-103 соответственно и, пересекая n-МДП-область, - транзисторы 104-108. Область истока-стока р-типа между первой и второй полосками затворов и крайняя со стороны первой полоски затворов n-область истока-стока соединены с выходом элемента. Области истоков-стоков р-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены n-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов, а n-область истока-стока между второй и третьей полосками затворов подключена к шине отрицательного напряжения питания -U_П.

В элементе 36 (Фиг.23) стоки первого р-МДП-, первого и второго n-МДП-транзисторов 109, 114 и 115 соединены и являются выходом элемента. Исток первого МДП-транзистора 109 р-типа соединен со стоками второго, четвертого и пятого р-МДП-транзисторов 110, 112 и 113. Истоки четвертого и пятого р-МДП-транзисторов 112 и 113 подключены к стоку третьего МДП-транзистора 111 р-типа, исток которого вместе с истоком второго р-МДП-транзистора 110 подключен к шине положительного напряжения питания +U_П. Исток второго МДП-транзистора 115 n-типа соединен со стоками третьего и пятого n-МДП-транзисторов 116 и 118. Исток пятого МДП-транзистора 118 n-типа соединен со стоком четвертого n-МДП-транзистора 117, исток которого и истоки первого и третьего n-МДП-транзисторов 114 и 116 подключены к шине отрицательного напряжения питания -U_П.

Соединение в последовательную цепь параллельных р-МДП-транзисторов 112 и 113, управляемых переменными D и Е, и транзистора 111, на затвор которого поступает сигнал переменной С, вместе с параллельным и последовательным подключением транзисторов 110 и 109 соответственно с сигналами В и А на затворах имеет проводимость, описываемую формулой , равносильной формуле Проводимость последовательной цепи из n-МДП-транзисторов 117, 118 соответствует конъюнкции переменных D и Е, параллельное подключение транзистора 116 дополняет ее дизъюнкцией с переменной С, а последовательно подсоединенный транзистор 115 и параллельный всей n-МДП-цепи транзистор 114 приводят к логическому умножению выражения на переменную В, а затем логическому сложению его с повторением А, в итоге оно принимает вид А+В(C+DE), т.е. инверсии функции, выполняемой элементом 36.

В конструкции элемента 36 (Фиг.24) первая-пятая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 109-113 соответственно и, пересекая n-МДП-область, - транзисторы 114-118. Крайняя со стороны первой полоски затворов р-область истока-стока и область истока-стока n-типа между первой и второй полосками затворов соединены с выходом элемента. Области истоков-стоков р-типа между первой и второй и между четвертой и пятой полосками затворов соединены, также соединены р-области истоков-стоков между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов. Р-область истока-стока между второй и третьей полосками затворов подключена к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов соединены, а n-области истоков-стоков, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов подключены к шине отрицательного напряжения питания -U_П.

В элементе 44 (Фиг.25) стоки первого и второго р-МДП- и первого n-МДП-транзисторов 119, 120 и 124 соединены и являются выходом элемента. Исток второго р-МДП-транзистора 120 подключен к стоку третьего р-МДП-транзистора 121, исток которого соединен со стоками четвертого и пятого МДП-транзисторов 122, 123 р-типа, истоки которых вместе с истоком первого р-МДП-транзистора 119 подключены к шине положительного напряжения питания +U_П. Исток первого МДП-транзистора 124 n-типа соединен со стоками второго-четвертого n-МДП-транзисторов 125-127. Исток четвертого n-МДП-транзистора 127 подключен к стоку пятого МДП-транзистора 128 n-типа, исток которого вместе с истоками второго и третьего n-МДП-транзисторов 125 и 126 подключен к шине отрицательного напряжения питания -U_П.

Последовательная цепь из МДП-транзисторов 120 и 121 р-типа и параллельно соединенных транзисторов 122 и 123, управляемых соответственно сигналами переменных В, C, D и Е, к которой параллельно подключен транзистор 119, управляемый сигналом переменной А, имеет проводимость, описываемую формулой равнозначной формуле N-канальная цепь из параллельно подключенных транзисторов 125, 126 и последовательно соединенных транзисторов 127, 128 вместе с последовательно подключенным к ней транзистором 124 обладает проводимостью, описываемой функцией A(B+C+DE).

В конструкции элемента 44 (Фиг.26) первая-пятая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 119-123 соответственно и, пересекая n-МДП-область, - транзисторы 124-128. Р-область истока-стока между первой и второй полосками затворов и крайняя со стороны первой полоски затвора область истока-стока n-типа соединены с выходом элемента. Области истоков-стоков р-типа между третьей и четвертой полосками затворов и крайняя со стороны пятой полоски затворов соединены, а р-области истоков-стоков, крайняя со стороны первой полоски затворов и между четвертой и пятой полосками затворов подключены к шине положительного напряжения питания +U_П. N-области истоков-стоков между первой и второй и между третьей и четвертой полосками затворов соединены, а n-области истока-стока между второй и третьей полосками затворов и крайняя со стороны пятой полоски затворов подключены к шине отрицательного напряжения питания -U_П.

Каждый восьмой элемент 24, 32, 40 и 48 сумматоров третьей и четвертой групп, выполняющий функцию (Фиг. 27), содержит по шесть МДП-транзисторов 129-134 и 135-140 р- и n-типа, затворы которых по порядку подключены к первому-шестому входам (A, B, C, D, E, F соответственно). Стоки четвертого и пятого МДП-транзисторов 132 и 133 р-типа и стоки пятого и шестого МДП-транзисторов 139 и 140 n-типа соединены и являются выходом элемента. Исток четвертого р-МДП-транзистора 132 соединен со стоками первого и третьего МДП-транзисторов 129 и 131 р-типа. Истоки первого и пятого р-МДП-транзисторов 129 и 133 соответственно соединены со стоками второго и шестого МДП-транзисторов 130, 134 р-типа, истоки которых вместе с истоком третьего р-МДП-транзистора 131 подключены к шине положительного напряжения питания +U_П. Истоки пятого и шестого МДП-транзисторов 139, 140 n-типа соединены со стоками первого, второго и четвертого n-МДП-транзисторов 135, 136 и 138. Истоки первого и второго МДП-транзисторов 135, 136 n-типа соединены со стоком третьего n-МДП-транзистора 137, исток которого вместе с истоком четвертого МДП-транзистора 138 n-типа подключен к шине отрицательного напряжения питания -U_П.

Последовательно соединенные р-МДП-транзисторы 129 и 130 с параллельным им транзистором 131 реализуют дизъюнкцию логического произведения инверсий переменных А и В с отрицанием переменной С, которая дополняется конъюнкцией инверсии переменной D, благодаря последовательному подключению транзистора 132, и дизъюнкцией с логическим произведением инверсий переменных Е, F за счет параллельного подключения последовательных транзисторов 133 и 134. В результате функция проводимости р-канальной цепи элементов 24, 32, 40 и 48 соответствует выражению тождественному Параллельное соединение n-МДП-транзисторов 135 и 136 с сигналами переменных А и В на затворах и последовательное подключение к ним транзистора 137, проводимость которого повторяет переменную С, соответствует конъюнкции С с логической суммой А, В. Параллельное подключение к этой цепи транзистора 138 и последовательное - транзисторов 139 и 140, соединенных параллельно, дополняет функцию проводимости n-канальной цепи дизъюнкцией D с последующим логическим умножением на логическую сумму переменных Е и F, приводя ее к виду инверсии выражения

В конструкции элементов 24, 32, 40 и 48 (Фиг.28) содержится шесть полосок затворов, соединенных по порядку с первым-шестым входами элемента. Первая-шестая полоски затворов, пересекая МДП-область р-типа, образуют транзисторы 129-134 соответственно и, пересекая n-МДП-область, - транзисторы 135-140. Область истока-стока р-типа между четвертой и пятой полосками затворов и n-область истока-стока между пятой и шестой полосками затворов соединены с выходом элемента. Области истоков-стоков р-типа, крайняя со стороны первой полоски затворов и между третьей и четвертой полосками затворов соединены, а р-области истоков-стоков между второй и третьей полосками затворов и крайняя со стороны шестой полоски затворов подключены к шине положительного напряжения питания +U_П. Области истоков-стоков n-типа, крайняя со стороны первой полоски затворов и между второй и третьей полосками затворов соединены, также соединены n-области истоков-стоков между первой и второй полосками затворов, между четвертой и пятой полосками затворов и крайняя со стороны шестой полоски затворов. N-область истока-стока между третьей и четвертой полосками затворов подключена к шине отрицательного напряжения питания -U_П.

Изобретение наиболее эффективно при совместном использовании со схемами ускоренного переноса по заявке на выдачу патента РФ 99100856/09(000746). Это позволит максимально снизить число каскадов задержки в критических трактах.

Для примера рассмотрим устройство сложения разрядностью 64. Для упрощения чертежей (Фиг.29-31) в приведенных схемах переноса в старший 63-й разряд опущены элементы, формирующие сигналы возникновения и распространения переносов. Они представлены логическими выражениями соответствующих сигналов, поступающих на входы.

Три элемента 141-143 3ИЛИ-2ИЛИ-3И-НЕ, два элемента 144 и 145 3ИЛИ-НЕ и элемент 146 3И-2И-3ИЛИ-НЕ (Фиг. 29), вместе образующие логическую схему 9ИЛИ-8ИЛИ-. . . -2ИЛИ-9И, формируют инверсию старшего сигнала С1 переноса из первой группы разрядов суммируемых чисел в соответствии со следующей формулой:



Аналогичная схема (Фиг. 30) из элементов 147-149 3ИЛИ-2ИЛИ-3И-НЕ, элементов 150 и 151 3ИЛИ-НЕ и элемента 152 3И-2И-3ИЛИ-НЕ, дополненная элементами 153 и 154 3ИЛИ-НЕ и 3И-НЕ, формирует инверсии старших сигналов С2 переноса из второй группы разрядов суммируемых чисел и Р2 распространения ими переноса по формулам



Р2=(А₂₆+В₂₆)(А₂₇+В₂₇)...(А₅₁+В₅₁)(А₅₂+В₅₂).

Элементы 155 и 156 2ИЛИ-НЕ (Фиг. 31) вырабатывают старший сигнал Р3 распространения переноса разрядами третьей группы и сигнал Р4₆₃ распространения переноса в 63-й разряд по формулам

Р3=(А₅₃+В₅₃)(А₅₄+В₅₄)... (А₅₇+В₅₇)(А₅₈+В₅₈);

Р4₆₃=(А₅₉+В₅₉)(А₆₀+В₆₀)(А₆₁+В₆₁)(А₆₂+В₆₂).

Элемент 157 2ИЛИ-2И-НЕ формирует старший сигнал С3 переноса из разрядов третьей группы, а элемент 158 2ИЛИ-НЕ - сигнал C4₆₃ переноса из четвертой группы разрядов слагаемых в 63-й разряд суммы:





Объединение всех сигналов переноса, относящихся к старшему 63-ему разряду 64-разрядного устройства сложения, выполняет сумматор четвертой группы по формуле

C₆₃=((С1Р2+С2)Р3+С3)Р4₆₃+С4₆₃.

Подставив в него выражения для всех входящих обозначений, получим общеизвестную формулу сигнала ускоренного переноса для 64-разрядного случая:



Пример показал, что в критическом тракте 64-разрядного устройства сложения удалось получить не более пяти каскадов элементов, содержащих в цепях между выходом и шинами питания до трех последовательно соединенных МДП-транзисторов.

Таким образом, данное техническое решение обеспечивает повышение разрядности устройства сложения без увеличения количества каскадов в критическом тракте благодаря реализации возможности использования сигналов переноса из одной, двух, трех и четырех групп суммируемых разрядов, введению дополнительной - третьей ступени прибавления переносов в старшие разряды и выполнению сумматорами завершающих функций формирования сигналов переноса.