флаги кода условия для обработки данных

Классы МПК:G06F9/302 управление выполнением арифметических операций
G06F9/38 совмещение выполнения одновременных команд, например строчная печать, просмотр
G06F9/315 управление операциями пересылки, сдвига и чередования
Автор(ы):,
Патентообладатель(и):АРМ ЛИМИТЕД (GB)
Приоритеты:
подача заявки:
1997-08-22
публикация патента:

Изобретение относится к системам обработки данных. Технический результат заключается в расширении функциональных возможностей за счет обеспечения отдельных флагов кода состояния для каждой из отдельных параллельных операций. Система обработки данных включает в себя арифметико-логический блок, имеющий N-разрядный информационный канал и поддерживающий программные командные слова для параллельной работы. Независимые арифметические операции выполняются арифметико-логическим блоком параллельно с (N/2)-разрядными словами входных операндов. Предусмотрены два набора флагов кода условия N, Z, С, V, SN, SZ, SC, SV, реагирующие на отдельные арифметические операции. Способ описывает работу данной системы. 2 с. и 5 з.п.ф-лы, 7 ил., 60 табл.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20, Рисунок 21, Рисунок 22, Рисунок 23, Рисунок 24, Рисунок 25, Рисунок 26, Рисунок 27, Рисунок 28, Рисунок 29, Рисунок 30, Рисунок 31, Рисунок 32, Рисунок 33, Рисунок 34, Рисунок 35, Рисунок 36, Рисунок 37, Рисунок 38, Рисунок 39, Рисунок 40, Рисунок 41, Рисунок 42, Рисунок 43, Рисунок 44, Рисунок 45, Рисунок 46, Рисунок 47, Рисунок 48, Рисунок 49, Рисунок 50, Рисунок 51, Рисунок 52, Рисунок 53, Рисунок 54, Рисунок 55, Рисунок 56, Рисунок 57, Рисунок 58, Рисунок 59, Рисунок 60, Рисунок 61, Рисунок 62, Рисунок 63, Рисунок 64, Рисунок 65, Рисунок 66, Рисунок 67, Рисунок 68, Рисунок 69, Рисунок 70, Рисунок 71, Рисунок 72, Рисунок 73, Рисунок 74, Рисунок 75, Рисунок 76, Рисунок 77, Рисунок 78, Рисунок 79, Рисунок 80, Рисунок 81, Рисунок 82, Рисунок 83, Рисунок 84, Рисунок 85, Рисунок 86, Рисунок 87, Рисунок 88, Рисунок 89, Рисунок 90, Рисунок 91, Рисунок 92, Рисунок 93, Рисунок 94, Рисунок 95, Рисунок 96, Рисунок 97, Рисунок 98, Рисунок 99, Рисунок 100, Рисунок 101, Рисунок 102, Рисунок 103, Рисунок 104, Рисунок 105, Рисунок 106, Рисунок 107, Рисунок 108, Рисунок 109, Рисунок 110, Рисунок 111, Рисунок 112, Рисунок 113, Рисунок 114, Рисунок 115, Рисунок 116

Формула изобретения

1. Устройство для обработки данных, причем указанное устройство содержит множество регистров (10) для запоминания информационных слов, подлежащих манипулированию, причем каждый из указанных регистров имеет емкость по меньшей мере N разрядов, и арифметико-логический блок (4), имеющий N-разрядный информационный канал и реагирующий на программные командные слова для выполнения арифметико-логических операций, определенных указанными программными командными словами, в котором указанный арифметико-логический блок реагирует на по меньшей мере одно программное командное слово для параллельной работы, которое отдельно выполняет первую арифметико-логическую операцию над информационным словом первого (N/2)-разрядного входного операнда и вторую арифметико-логическую операцию над информационным словом второго (N/2)-разрядного входного операнда; и указанный арифметико-логический блок устанавливает первый набор флагов кода условия (N, Z, C, V) в зависимости от указанной первой арифметико-логической операции и устанавливает второй набор флагов кода условия (SN, SZ, SC, SV) в зависимости от указанной второй арифметико-логической операции, отличающееся тем, что указанный арифметико-логический блок реагирует на условную команду выбора (SEL), которая перемещает или информационное слово первого (N/2)-разрядного входного операнда, хранящееся в регистре первого источника, или информационное слово первого (N/2)-разрядного входного операнда, хранящееся в регистре второго источника, в регистр назначения из указанного множества регистров в зависимости от указанного первого набора флагов условия, и перемещает или информационное слово второго (N/2)-разрядного входного операнда, хранящееся в регистре первого источника, или информационное слово второго (N/2)-разрядного входного операнда, хранящееся в регистре второго источника, в указанный регистр назначения в зависимости от указанного второго набора флагов условия.

2. Устройство по п.1, в котором указанное программное командное слово для параллельной работы определяет регистр источника среди указанного множества регистров с указанным первым (N/2)-разрядным входным операндом, хранящимся в старших разрядных позициях указанного регистра источника, и с указанным вторым (N/2)-разрядным входным операндом, хранящимся в младших разрядных позициях указанного регистра источника.

3. Устройство по п.1 или 2, в котором указанный арифметико-логический блок имеет сигнальный канал, который функционирует в качестве цепи переноса между разрядными позициями в арифметико-логических операциях, и при выполнении программного командного слова для параллельной работы указанный сигнальный канал разрывается между указанным информационным словом первого (N/2)-разрядного входного операнда и указанным информационным словом второго (N/2)-разрядного входного операнда.

4. Устройство по любому из предшествующих пунктов, в котором указанное программное командное слово для параллельной работы выполняет одну из следующих арифметико-логических операций: (i) параллельное сложение, при котором выполняются два параллельных (N/2)-разрядных сложения; (ii) параллельное вычитание, при котором выполняются два параллельных (N/2)-разрядных вычитания; (iii) параллельный сдвиг, при котором выполняются две параллельные операции (N/2)-разрядного сдвига; (iv) параллельное сложение/вычитание, при котором параллельно выполняются (N/2)-разрядное сложение и (N/2)-разрядное вычитание; (v) параллельное определение минимума/максимума, при котором выполняются две параллельные (N/2)-разрядные операции определения минимума/максимума, и (vi) параллельное масштабирование, при котором выполняются две параллельные (N/2)-разрядные операции масштабирования.

5. Устройство по любому из предшествующих пунктов, в котором указанный первый набор флагов кода условия и указанный второй набор флагов кода условия включают в себя по меньшей мере один из флагов, указывающий, что непосредственно предшествующая операция (i) выдала результат, который был равен нулю (Z); (ii) выдала результат, который был отрицательным (N); (iii) выдала переполнение (V) и (iv) выдала перенос (С).

6. Устройство по любому из предшествующих пунктов, в котором арифметико-логический блок приспособлен для выполнения одной из следующих операций: операции свертки, операции фильтрации, операции корреляции и операции преобразования.

7. Способ обработки данных, согласно которому запоминают информационные слова, подлежащие манипулированию, во множестве регистров, причем каждый из указанных регистров имеет емкость по меньшей мере N разрядов, и в ответ на программные командные слова выполняют с помощью арифметико-логического блока, имеющего N-разрядный информационный канал, арифметико-логические операции, определяемые указанными программными командными словами, в котором в ответ на по меньшей мере одно программное командное слово для параллельной работы осуществляют отдельное выполнение первой арифметико-логической операции над информационным словом первого (N/2)-разрядного входного операнда и второй арифметико-логической операции над информационным словом второго (N/2)-разрядного входного операнда; устанавливают первый набор флагов кода условия в зависимости от указанной первой арифметико-логической операции и устанавливают второй набор флагов кода условия в зависимости от указанной второй арифметико-логической операции, отличающийся тем, что в ответ на условную команду выбора осуществляют перемещение или информационного слова первого (N/2)-разрядного входного операнда, хранящегося в регистре первого источника, или информационного слова первого (N/2)-разрядного входного операнда, хранящегося в регистре второго источника, в регистр назначения из указанного множества регистров в зависимости от указанного первого набора флагов кода условия и перемещение или информационного слова второго (N/2)-разрядного входного операнда, хранящегося в регистре первого источника, или информационного слова второго (N/2)-разрядного входного операнда, хранящегося в регистре второго источника, в указанный регистр назначения в зависимости от указанного второго набора флагов кода условия.

Описание изобретения к патенту

Документ в факсимильном виде (см. графическую часть).

Класс G06F9/302 управление выполнением арифметических операций

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
конфигурируемое вычислительное устройство -  патент 2291477 (10.01.2007)
обработка с использованием одного потока команд и множества потоков данных -  патент 2279706 (10.07.2006)

Класс G06F9/38 совмещение выполнения одновременных команд, например строчная печать, просмотр

технология для совместного использования информации между прикладными программами -  патент 2468421 (27.11.2012)
представление переходов цикла в регистре предыстории переходов с помощью множества бит -  патент 2447486 (10.04.2012)
мультимедиа-процессор, многопоточный по требованию -  патент 2425412 (27.07.2011)
способы и устройства для проактивного управления кэшем адресов ветвлений -  патент 2421783 (20.06.2011)
способ и устройство для выполнения инструкций процессора на основе динамически изменяемой задержки -  патент 2419836 (27.05.2011)
способы и устройства для сокращения поисков в кэше целевых адресов ветвлений -  патент 2419835 (27.05.2011)
способ, система и устройство, обеспечивающие предварительный просмотр документа -  патент 2398263 (27.08.2010)
способ и устройство для обработки операндов в процессоре -  патент 2360280 (27.06.2009)
кэширование целевого адреса перехода с упреждающей выборкой -  патент 2358310 (10.06.2009)
блокирование исходных регистров в устройстве обработки данных -  патент 2282235 (20.08.2006)

Класс G06F9/315 управление операциями пересылки, сдвига и чередования

Наверх