устройство для проверки электронных схем

Классы МПК:G01R31/28 испытание электронных схем, например с помощью прибора для каскадной проверки прохождения сигнала
Автор(ы):,
Патентообладатель(и):Пюкке Георгий Александрович,
Портнягин Николай Николаевич
Приоритеты:
подача заявки:
2000-02-25
публикация патента:

Изобретение относится к электронной технике, преимущественно для диагностирования разветвленных электронных цепей. Техническим результатом изобретения является обеспечение одновременного определения множественных дефектов в разветвленных электронных схемах. Данный технический результат достигается путем того, что устройство для проверки электронных схем, содержащее эталонный генератор, соединенный с коммутаторами через блок управления, к которому подключены устройства сравнения и блок оптимизации, снабжено включенным между эталонным генератором и одним из коммутаторов блоком нормирования тока и счетчиками, включенными между блоком управления и устройствами сравнения. 3 ил.
Рисунок 1, Рисунок 2, Рисунок 3

Формула изобретения

Устройство для проверки электронных схем, содержащее эталонный генератор, соединенный через блок управления с коммутаторами, подключенными к объекту диагностирования и блоку оптимизации устройства сравнения, подключенные к коммутаторам и блоку управления, соединенному с блоком оптимизации, отличающееся тем, что оно снабжено включенным между эталонным генератором и одним из коммутаторов блоком нормирования тока и счетчиками, включенными между блоком управления и устройствами сравнения.

Описание изобретения к патенту

Устройство для проверки электронных схем относится к области электронной техники и может быть использовано для диагностирования разветвленных электронных цепей.

Известно устройство для проверки электронных схем [1] , которое состоит из блока управления, эталонного генератора, коммутатора, устройства сравнения, системы индикации и позволяет обеспечивать непрерывный допусковый контроль ста параметров с сигнализацией об уходе любого из них за установленные допуски. При этом на экране видеоконтрольного устройства формируется информация о текущих значениях контролируемых параметров с указанием их принадлежности, о допусковых границах и номерах параметров, вышедших за поле допуска.

Однако используемый здесь режим функционального диагностирования не обеспечивает получение информации о месте возникновения дефекта.

Указанная проблема идентификации разрешается в устройстве для проверки электронных схем [2] , состоящем из эталонного генератора, соединенного через коммутатор с устройством сравнения и системой индикации, блока управления, щупа и снабженного включенным между блоком управления и коммутатором блоком оптимизации, в который введена диагностическая модель и программа диагностирования, позволяющая путем съема информации с двух каналов электронной схемы идентифицировать нарушение работоспособности любой структурной единицы разветвленной электронной схемы. Однако, как правило, в таких структурах более вероятно возникновение множественных взаимозависимых дефектов, которые одновременно не идентифицируются данным устройством.

Целью предлагаемого изобретения является обеспечение одновременного определения множественных дефектов в разветвленных электронных схемах.

Указанная цель достигается тем, что устройство для проверки электронных схем, содержащее эталонный генератор, соединенный через блок управления с коммутаторами, подключенными к объекту диагностирования и блоку оптимизации, устройства сравнения, подключенные к коммутаторам и блоку управления, соединенному с блоком оптимизации, снабжено включенным между эталонным генератором и одним из коммутаторов блоком нормирования тока и счетчиками, включенными между блоком управления и устройствами сравнения. Использование блока нормирования тока обеспечивает проведение диагностического эксперимента по выбранной программе, реализующей алгоритм выбранного метода диагностирования, что позволяет обеспечить проведение эксперимента при выполнении условий, предусмотренных применяемым методом. Использование счетчиков позволяет контролировать процесс диагностирования в соответствии с величиной размерности диагностируемой электронной цепи.

На фиг. 1 представлена блок-схема устройства для проверки электронных схем. На фиг. 2 показан пример конкретного выполнения. На фиг. 3 приведены временные диаграммы процесса функционирования устройства.

Устройство для проверки электронных схем содержит эталонный генератор (1), к которому подключен блок нормирования тока (2), соединенный с коммутаторами (3) и (4) через блок управления (5). Кроме того, к блоку управления (5) подключены счетчики (6) и (7) и устройства сравнения (8) и (9). Блок оптимизации (10) подключен к коммутатору (4). Объект диагностирования (ОД) подключен к коммутаторам (3) и (4).

Устройство работает следующим образом: в начальный момент времени коммутаторы (3) и (4) находятся в положении "1". Тестовый сигнал от эталонного генератора (1) через блок нормирования тока (2), коммутатор (3) поступает на полюс "1" объекта диагностирования. После запуска блока нормирования тока (2) путем замыкания ключа "К", входной ток доводится до величины, равной единице, или до определенной, заранее выбранной величины Iвх= I1. При этом срабатывает компаратор блока нормирования тока (2), выдающий импульс UБУ на блок управления (5). Блок управления (5) запускается и выдает команду на запись в блок оптимизации (10). Измеряемое напряжение с помощью коммутатора (4) снимается с полюса "1" объекта диагностирования и поступает в блок оптимизации (10). Далее блок управления (5) выдает серию из "n" импульсных пакетов, управляющих работой коммутатора (4) и записью информации в блок оптимизации (10). По одному импульсу из каждого импульсного пакета используются для работы счетчика (7). После набором счетчиком (7) кода, соответствующего порядку матрицы узловых напряжений диагностируемой электрической цепи устройство для проверки электронных схем, патент № 2179729 что соответствует проведению "n" измерений в первом эксперименте и заполнению первого столбца матрицы устройство для проверки электронных схем, патент № 2179729 блок сравнения кода (9) выдает импульс на сброс коммутатора (4) в положение "1", сигнал на обнуление счетчика (7) и сигнал на выключение блока управления (5), перекоммутацию коммутатора (3) в положение "2" и включение счетчика (6) и запуск блока нормирования тока (2).

После переключения коммутатора (3) в положение "2" тестовый сигнал от эталонного генератора (1) через блок нормирования тока (2) и коммутатор (3) поступает на полюс "2" объекта диагностирования. С помощью блока нормирования (2) входной ток доводится до величины, равной единице, срабатывает компаратор блока нормирования тока (2), выдающий запускающий импульс на блок управления (5).

Далее повторяются все циклы съема информации с "n" полюсов объекта диагностирования в n различных экспериментах.

После набора счетчиком (6) кода, соответствующего числу на единицу большему порядка матрицы устройство для проверки электронных схем, патент № 2179729 что соответствует проведению "n" экспериментов и формированию матрицы устройство для проверки электронных схем, патент № 2179729 блок сравнения кода (8) выдает импульс на сброс коммутатора (3) в положение "1", обнуление счетчика (6) и выключение блока управления (5). Система диагностирования переходит в исходное состояние.

Устройство для проверки электронных схем может быть выполнено, например, как это показано на фиг. 2. Устройство состоит из эталонного генератора (1), блока нормирования тока (2), коммутаторов (3) и (4), блока управления (5), счетчиков (6) и (7), блоков сравнения кодов (8) и (9), блока оптимизации (10), аналого-цифрового преобразователя (11), блока представления информации (12) и вентиля (13).

Динамика процесса диагностирования состоит в следующем: после замыкания кнопки "пуск" запускается блок нормирования тока (2) с помощью импульса U3 (фиг. 3). Тестовый сигнал от эталонного генератора (1) через блок нормирования тока (2) и коммутатор (3) поступает на полюс "1" объекта диагностирования. С помощью блока нормирования тока (2) входной ток Iвх доводится до величины, равной единице (фиг. 3). После установления Iвх блок нормирования тока (2) выдает импульс Uбу (фиг. 3) на запуск блока управления (5).

Блок управления (5) генерирует серию из "n" импульсных пакетов, в каждом из которых содержится три сдвинутых во времени импульса UАЦП, UБПИ, и UКП последовательно запускающие аналого-цифровой преобразователь (11), блок представления информации (12), коммутатор (4). Первый тактовый импульс запускает аналого-цифровой преобразователь (11). Измеряемое напряжение Uвых с помощью коммутатора (4) снимается с полюса "1" объекта диагностирования и после преобразования в аналого-цифровом преобразователе (11) его код записывается в ячейки памяти блока представления информации (12). Второй тактовый импульс UБПИ поступает с блока управления (5) на блок представления информации (12) для считывания информации в память блока оптимизации (10). Третий тактовый импульс подается с блока управления (5) на коммутатор (4), коммутатор (4) переключается в положение "2" и блок управления (5) выдает следующую тройку импульсов, обеспечивающую преобразование и съем информации с полюса "2" объекта диагностирования.

Генерирование импульсных пакетов блоком управления (5) продолжается до тех пор, пока счетчик (7) не наберет код, соответствующий порядку матрицы устройство для проверки электронных схем, патент № 2179729 что соответствует выдаче "n" импульсных пакетов, то есть проведению "n" измерений в первом эксперименте. При этом блок сравнения кодов (9) выдает импульс Ucч1 на cброс коммутатора (4) в положение "1", сигнал на обнуление счетчика (7), сигнал на выключение блока управления (5), сигнал на запуск счетчика (6), сигнал на переключение коммутатора (3) в положение "2" и запуск блока нормирования тока (2).

Далее повторяются все циклы нормирования и съема информации с "n" полюсов объекта диагностирования в "n" различных экспериментах (фиг. 3). После набора счетчиком (6) кода, соответствующего числу, на единицу большему порядка матрицы устройство для проверки электронных схем, патент № 2179729 что соответствует проведению "n" экспериментов и формированию матрицы устройство для проверки электронных схем, патент № 2179729 блок сравнения кодов (8) выдает импульс Ucч2 на сброс коммутатора (3) в положение "1", обнуление счетчика (6) и выключение блока управления (5). Система диагностирования переходит в исходное состояние.

На фиг. 3 приведены позиции коммутаторов (3) и (4) в функции времени KI (t) и KII (t).

После формирования в памяти блока оптимизации (10) матрицы узловых потенциалов устройство для проверки электронных схем, патент № 2179729 где

устройство для проверки электронных схем, патент № 2179729

процесс диагностирования переходит ко второму (расчетному) этапу. Для проведения расчета в память блока оптимизации (10) вводятся подпрограммы: подпрограмма устройство для проверки электронных схем, патент № 2179729 обращения матрицы устройство для проверки электронных схем, патент № 2179729 подпрограмма устройство для проверки электронных схем, патент № 2179729 вычисления проводимостей ветвей gij расч., подпрограмма устройство для проверки электронных схем, патент № 2179729 формирования матрицы устройство для проверки электронных схем, патент № 2179729 проводимостей (постановка диагноза).

Методика диагностирования базируется на представлении объекта диагностирования в виде совокупности структурных единиц с последующей фиксацией определенного количества полюсов съема информации. При таком делении цепи дефект определяется с точностью до структурной единицы, а весь объект диагностирования представляется как (n+1) - полюсная система.

Анализ реакции объекта диагностирования при решении задачи поиска дефектов сводится к рассмотрению матрицы относительных величин устройство для проверки электронных схем, патент № 2179729 проводимостей структурных единиц объекта диагностирования и сравнению ее элементов с заданной относительной величиной отклонения устройство для проверки электронных схем, патент № 2179729ij.

Для взаимных электрических цепей такая матрица будет иметь вид

устройство для проверки электронных схем, патент № 2179729

устройство для проверки электронных схем, патент № 2179729

i= { 0, l. . . . , (n-l)} ; j= { (i+l), (i+2), . . . . , n}

gijном - номинальное значение проводимости ветви, соединяющей узлы i и j.

gijpACZ. - рассчитанное значение проводимости ветви на момент диагностирования.

Заключение о наличии дефекта выносится на основании проверки неравенства

устройство для проверки электронных схем, патент № 2179729ij устройство для проверки электронных схем, патент № 2179729 устройство для проверки электронных схем, патент № 2179729ij,

имеющего место при отсутствии отклонения параметра (или отклонении в пределах относительной погрешности устройство для проверки электронных схем, патент № 2179729), или неравенства устройство для проверки электронных схем, патент № 2179729ij > устройство для проверки электронных схем, патент № 2179729ij, имеющего место при отклонении параметра структурной единицы.

Номинальные значения проводимостей ветвей gijном следуют из топологии и спецификации объекта диагностирования или могут быть рассчитаны рассматриваемым методом в начале цикла эксплуатации объекта диагностирования при отсутствии дефектов.

В основу работы блока нормирования тока (2) положен процесс нормирования величины тока, теоретическим обоснованием использования которого служит положение о возможности построения матрицы узловых проводимостей устройство для проверки электронных схем, патент № 2179729 на основе полученной по экспериментальным данным матрицы узловых потенциалов устройство для проверки электронных схем, патент № 2179729 если эксперимент по формированию матрицы устройство для проверки электронных схем, патент № 2179729 проводился при соблюдении условия равенства входного тока единице при проведении всех "n" диагностических экспериментов. Это дает возможность в уравнении для потенциалов справа получить единичную диагональную матрицу: устройство для проверки электронных схем, патент № 2179729 и после цепочки эквивалентных преобразований устройство для проверки электронных схем, патент № 2179729 получить формальное равенство матриц узловых сопротивлений и напряжений устройство для проверки электронных схем, патент № 2179729

Тогда для получения матрицы узловых проводимостей устройство для проверки электронных схем, патент № 2179729 достаточно обратить матрицу устройство для проверки электронных схем, патент № 2179729 а для нахождения параметров структурных единиц диагностируемой цепи gijPACZ. воспользоваться свойством матрицы устройство для проверки электронных схем, патент № 2179729

устройство для проверки электронных схем, патент № 2179729

Далее формируется матрица относительных величин устройство для проверки электронных схем, патент № 2179729 и ставится диагноз (подпрограмма устройство для проверки электронных схем, патент № 2179729).

Таким образом, предлагаемое устройство для проверки электронных схем позволяет периодически контролировать в процессе эксплуатации процентное отклонение параметров всех структурных единиц от номинального значения, реализуя решение задачи поиска дефектов и определения степени работоспособности объекта диагностирования.

Последнее обстоятельство позволит значительно повысить эффективность контроля и ремонта электронного оборудования в условиях эксплуатации и даст значительный экономический эффект.

Источники информации

1. Авт. свид. СССР 915286 "Устройство для формирования сигналов контроля на телевизионном экране", авт. Калявин В. П. , Корнильев О. П. , Гурченок А. С.

2. Патент РСФСР 2137148 "Устройство для проверки электронных схем", авт. Пюкке Г. А. , Портягин Н. Н.

Класс G01R31/28 испытание электронных схем, например с помощью прибора для каскадной проверки прохождения сигнала

способ испытания на коррозионную стойкость интегральных схем -  патент 2527669 (10.09.2014)
способ и устройство для измерения переходных тепловых характеристик светоизлучающих диодов -  патент 2523731 (20.07.2014)
способ определения теплового импеданса сверхбольших интегральных схем - микропроцессоров и микроконтроллеров -  патент 2521789 (10.07.2014)
способ контроля работоспособности многоточечной измерительной системы с входной коммутацией датчиков -  патент 2515738 (20.05.2014)
способ определения теплового импеданса цифровых кмоп интегральных микросхем -  патент 2504793 (20.01.2014)
способ испытаний полупроводниковых бис технологии кмоп/кнд на стойкость к эффектам единичных сбоев от воздействия тяжелых заряженных частиц космического пространства -  патент 2495446 (10.10.2013)
способ регулирования сопротивления твердотельных приборов и резистивная матрица памяти на основе полярнозависимого электромассопереноса в кремнии -  патент 2471264 (27.12.2012)
способ определения теплового импеданса кмоп цифровых интегральных микросхем -  патент 2463618 (10.10.2012)
устройство для измерения технических параметров аварийных радиомаяков/радиобуев -  патент 2453860 (20.06.2012)
способ разбраковки кмоп микросхем, изготовленных на кнд структурах, по радиационной стойкости -  патент 2444742 (10.03.2012)
Наверх