устройство для контроля качества дискретных каналов связи

Формула изобретения

Устройство для контроля качества дискретных каналов связи, содержащее датчик сигналов сброса, последовательно соединенные блок согласования, вход которого является входом устройства, блок выявления ошибок и счетчик одиночных ошибок, отличающееся тем, что дополнительно введены элемент задержки, три блока сравнения кодов, два счетчика, инвертор, триггер и два логических элемента И, причем выход датчика сигналов сброса соединен через элемент задержки со вторым входом счетчика одиночных ошибок, выход которого подключен к первому входу первого блока сравнения кодов, второй вход которого является вторым входом устройства, а выход соединен с первым входом первого логического элемента И, а через инвертор подключен к первому входу второго логического элемента И, второй вход которого соединен со вторым входом первого логического элемента И и с выходом датчика сигналов сброса, выход первого элемента И подключен к первому входу первого счетчика и второму входу второго счетчика, первый вход которого соединен с выходом второго логического элемента И и вторым входом первого счетчика, выход которого подключен к первому входу первого блока сравнения кодов, второй вход которого соединен с третьим входом устройства и вторым входом второго блока сравнения кодов, первый вход которого подключен к выходу второго счетчика, а выход - к первому входу триггера, второй вход которого соединен с выходом первого блока сравнения кодов, а выход является выходом устройства.

Описание изобретения к патенту

Изобретение относится к электросвязи и может быть использовано для анализа состояния каналов связи, подверженных воздействию помех, приводящих к появлению ошибок.

Известно устройство для контроля качества дискретных каналов связи, содержащее последовательно соединенные блок согласования, вход которого является входом устройства, блок выявления ошибок и счетчик одиночных ошибок, второй вход которого соединен с выходом датчика сигналов сброса [1].

Известно устройство [2], обеспечивающее более высокую точность оценивания состояния канала за счет введения двух элементов задержки, элемента И, элемента ИЛИ, счетчика смежных ошибок и новых связей.

Общим недостатком устройств [1, 2] является многократное изменение решения о состоянии канала в моменты его перехода из одного состояния в другое, а также ложные срабатывания (фиг. 1,б). Это обусловлено тем, что число ошибок k (число искаженных кодовых комбинаций) в контролируемой выборке объема N (общее число кодовых комбинаций на интервале наблюдения) носит случайный характер, а надежность решений, принимаемых по результату сравнения величины k с пороговым значением k_пор., определяется величиной N и всегда конечна.

Возможны два типа колебаний величины k вблизи порога k_пор. (фиг. 1,а):

- типа A, когда канал не меняет своего состояния v, а случайные выбросы величины k приводят к ложным срабатываниям устройства;

- тип B, когда канал переходит из одного состояния в другое; в этой ситуации возможны неустойчивые решения, когда величина k находится вблизи порога K_пор..

Переключение канала предполагает перестройку параметров протокола передачи данных. Поэтому многократные изменения решения, возникающие при переходе канала из одного состояния в другое, существенно снижают эффективность передачи.

Для устранения рассмотренного недостатка предлагается принимать решение о состоянии канала с некоторой задержкой. Величину задержки можно выбрать исходя из заданной вероятности окончания выброса величины k в соответствии с рекомендациями, изложенными в [3, 4].

В качестве прототипа заявляемого технического решения, реализующего процедуру (1)-(4), выбрано устройство [1].

Задача заявляемого решения на предлагаемое изобретение состоит в уменьшении числа ложных срабатываний при определении состояния дискретного канала.

Для получения технического результата в устройство для контроля качества дискретных согласования каналов связи, содержащее датчик сигналов сброса, последовательно соединенные блок согласования, вход которого является входом устройства, блок выявления ошибок и счетчик одиноких ошибок, введены элемент задержки, три блока сравнения кодов, два счетчика, инвертор, триггер и два логических элемента И, причем выход датчика сигналов сброса соединен через элемент задержки со вторым входом счетчика одиночных ошибок, выход которого подключен к первому входу первого блока сравнения кодов, второй вход которого является вторым входом устройства, а выход соединен с первым входом первого логического элемента И, а через инвертор подключен к первому входу второго логического элемента И, второй вход которого соединен со вторым входом первого логического элемента И и с выходом датчика сигналов сброса; выход первого элемента И подключен к первому входу первого счетчика и второму входу второго счетчика, первый вход которого соединен с выходом второго логического элемента И и вторым входом первого счетчика, выход которого подключен к первому входу первого блока сравнения кодов, второй вход которого соединен с третьим входом устройства и вторым входом второго блока сравнения кодов, первый вход которого подключен к выходу второго счетчика, а выход - к первому входу триггера, второй вход которого соединен с выходом первого блока сравнения кодов, а выход является выходом устройства.

Предлагаемое техническое решение устройства для контроля качества дискретных каналов связи характеризуется тем, что практически исключает ложные срабатывания, обусловленные случайными выбросами, и многократные срабатывания при переходе канала из одного состояния в другое, что достигается введением элемента задержки, трех схем сравнения кодов, двух счетчиков, инвертора, двух логических элементов И, триггера и новых связей.

Положительный эффект, а именно практически полное исключение многократных переключений канала, а значит и повышение эффективности процесса передачи данных достигается за счет задержки принятия решения о переходе канала из одного состояния в другое. Результаты моделирования показывают, что использование задержки почти полностью исключают ложные срабатывания (фиг. 1в).

Структурная схема устройства представлена на фиг. 2.

Устройство для контроля качества дискретных каналов связи, содержащее датчик сигналов сброса 1, последовательно соединенные блок согласования 2, вход которого является входом устройства, блок выявления ошибок 3 и счетчик одиночных ошибок 4, а также элемент задержки 5, блоки сравнения кодов 6, 7, 8, инвертор 9, логические элементы И 10, 11, счетчики 12, 13 и триггер 14, причем выход датчика сигналов сброса 1 соединен через элемент задержки 5 со вторым входом счетчика одиночных ошибок 4, выход которого подключен к первому входу блока сравнения кодов 6, второй вход которого является вторым входом устройства, а выход соединен с первым входом логического элемента И 10, а через инвертор 9 подключен к первому входу логического элемента И 11, второй вход которого соединен со вторым входом логического элемента И 10 и с выходом датчика сигналов сброса 1; выход элемента И 10 подключен к первому входу счетчика 13, первый вход которого соединен с выходом логического элемента И 11 и вторым входом счетчика 12, выход которого подключен к первому входу блока сравнения кодов 7, второй вход которого соединен с третьим входом устройства и вторым входом блока сравнения кодов 8, первый вход которого подключен к выходу счетчика 13, а выход - к первому входу триггера 14, второй вход которого соединен с выходом блока сравнения кодов 7, а выход является выходом устройства.

Устройство работает следующим образом.

Кодовая комбинация из дискретного канала связи через блок 1 поступает на блок 2, который выявляет ошибки. При обнаружении ошибки на выходе блока 2 появляется импульс, поступающий на счетчик 4, подсчитывающий эти импульсы.

Датчик 1 формирует импульсы, следующие с периодом Т, равным интервалу наблюдения за каналом, и появляющиеся в моменты окончания контролируемой выборки.

Сформированное в счетчике 4 к моменту окончания выборки число ошибок k сравнивается с пороговой величиной K_пор. на блоке сравнения кодов 6. Если k > k_пор. на выходе блока сравнения кодов 6 устанавливается логическая "1", открывающая логический элемент И 10 и закрывающая через инвертор 9 логический элемент И 9. При этом импульс с выхода датчика 1 проходит на счетный вход счетчика 12, обнуляя счетчик 13.

Счетчик 12 совместно с блоком сравнения кодов 7 обеспечивает задержку принятия решения при выявлении перехода канала из состояния ₀ с вероятностью ошибки p₀ в состояние ₁ с вероятностью ошибки p₁, а счетчик 13 с блоком сравнения кодов 8 обеспечивает задержку при выявлении перехода канала из состояния ₁ с вероятностью ошибки p₁ в состояние ₀ c вероятностью ошибки p₀. Записанное в счетчике 12 число сравнивается блоком сравнения кодов 7 с заданной величиной задержки , поступающей на второй вход этого блока. Если на счетчик пройдет подряд импульсов, то на выходе блока сравнения кодов 7 появится логическая "1", устанавливающая триггер 14 в единичное состояние, что означает переход канала в состояние ₁ с вероятностью ошибки p₁.

В ситуации, когда k>k_пор., логический ноль с выхода блока сравнения кодов 6 через инвертор 9 открывает логический элемент И 11. При этом импульсы с датчика 1 проходят на счетный вход счетчика 13, обнуляя счетчик 10. Если на счетчик 13 пройдет подряд импульсов, то в счетчике образуется число, равное величине задержки и на выходе блока сравнения кодов 13 появится логическая "1", устанавливающая триггер 14 в состояние логической "0", что является признаком перехода канала в состояние ₀ с вероятностью ошибки p₀.

Устройство не реагирует на выбросы, длительность которых превышает величину задержки , поскольку при переходе величины k через порог k_пор. происходит обнуление "заполнявшегося" счетчика. Так, например, если задержка = 7, а ситуация k>k_пор. сохранилась в течение ₁ = 5 циклов контроля и далее было получено k<k, то произойдет обнуление счетчика 12 и начнет считать счетчик 13.

Блоки сравнения кодов могут быть реализованы на базе цифровых компараторов Л555СП1 или 564ИП2, а блок памяти - на микросхемах 556РТ4 (5,6) [5].

Литература

1. N 269976 (СССР), кл. H 04 L 1/10, 1968 (прототип).

2. А.с. N 658753 (СССР), кл. H 04 B 3/46, 1979.

3. Тихонов В.И. Выбросы случайных процессов. - М.: Наука, 1970, 392 с.

4. Гаврилов А.Н., Новиков Г.А., Пылькин А.Н. Метод уменьшения числа ложных решений в процедурах идентификации квазистационарных состояний дискретного канала связи// Межвуз. сб. Математическое и программное обеспечение вычислительных систем. - Рязань, РГРТА, 1998. - 146 с.

5. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. - Л.: Энергоатомиздат. Ленингр. отделение, 1986, 150 с.